[发明专利]形成由半导体衬底支撑的结构的方法

说明书

技术领域

本发明涉及形成由半导体衬底支撑的结构的方法。

背景技术

集成电路制造可涉及在半导体衬底上方形成经光刻图案化掩模，继之以通过一个或一个以上蚀刻而将图案从掩模转印至一种或一种以上材料中。

经光刻图案化掩模可包含任何合适辐射可成像材料，例如，聚酰亚胺或光致抗蚀剂。图案是通过以下操作而形成于辐射可成像材料中：使材料经受经图案化光化辐射(例如，紫外光)，使得辐射可成像材料的一些部分暴露至辐射，而其它部分未暴露至辐射。经暴露部分或未经暴露部分中的任一者可通过适当显影溶液相对于经暴露部分及未经暴露部分中的另一者而经选择性地移除，借此在辐射可成像材料中产生图案。

集成电路制造的持续目标是产生较小结构。在试图通过传统光刻处理来产生较小结构时可能遇到许多困难，其在于：可通过光刻工艺而实现的最小尺寸是由所述工艺中所利用的光化辐射的波长强加。现代工艺正逼近由光化辐射的物理性质所强加的可缩放性的极限。

将需要开发形成用于集成电路制造的图案的新方法，其可延伸可缩放性的极限。

附图说明

图1至图7为在实施例的各种工艺阶段时所显示的半导体晶片构造的一部分的图解横截面视图。

图8至图10为在实施例的各种工艺阶段时所显示的半导体晶片构造的一部分的三维视图。

图11及图12为图1至图7中在实施例的各种工艺阶段时所显示的部分的视图。图11的处理阶段跟随图1的处理阶段，且图12的处理阶段跟随图11的处理阶段。

具体实施方式

参看图1至图10来描述实例实施例。

参看图1，此图说明半导体构造10的一部分。所述构造包括基底或衬底12，其可(例如)包含通过本底p型掺杂剂而轻度掺杂的单晶硅、基本上由通过本底p型掺杂剂而轻度掺杂的单晶硅组成或由通过本底p型掺杂剂而轻度掺杂的单晶硅组成。术语“半导电衬底”及“半导体衬底”意谓包含半导电材料的任何构造，包括(但不限于)例如半导电晶片等块体半导电材料(其上单独地或组合地包含其它材料)及半导电材料层(单独地或组合地包含其它层)。术语“衬底”指代包括(但不限于)上文所描述的半导电衬底的任何支撑结构。

多种材料14、16及18在基底12上方。所述材料可包含可在形成集成电路时利用的任何组合物。因此，材料中的一者或一者以上可包含电绝缘组合物(例如，二氧化硅、氮化硅、硼磷硅玻璃，等等)；材料中的一者或一者以上可包含导电组合物(例如，金属、金属氮化物、金属硅化物、经导电掺杂硅，等等)；和/或材料中的一者或一者以上可包含半导体组合物(例如，硅、锗，等等)。材料14、16及18可包含任何合适厚度。

经光刻图案化辐射可成像材料20在材料18上方。材料20可(例如)包含光致抗蚀剂、基本上由光致抗蚀剂组成或由光致抗蚀剂组成。材料20经图案化为多个单独特征22、24、26、28及30；且这些特征通过间隙21、23、25及27而彼此间隔开。虽然显示五个单独特征，但可利用任何合适数目的特征。通常，将存在至少两个单独特征，且因此，通常将存在至少一个间隙。

在所显示的横截面视图中，特征中的每一者具有一对相对侧壁17(仅针对特征22而进行标记)及一顶部19(仅针对特征22而进行标记)。

参看图2，在特征22、24、26、28及30上且在特征之间的间隙21、23、25及27内(或换句话说，跨越特征之间的间隙21、23、25及27)形成材料40。材料40可被称为第二材料以使其与辐射可成像材料20区分。

材料40可类似于作为所谓的“AZ R”材料而购自科莱恩国际有限公司(Clariant International，Ltd.)的材料种类，例如，称为AZ R200^TM、AZ R500^TM及AZ R600^TM的材料。