[发明专利]通过OPC模型空间中的局部化监视结构进行集成电路制造的实时监视的方法

说明书

技术领域

本发明涉及集成电路的制造。本发明更特别地涉及控制在集成电路的制造期间应用于半导体晶片的不同工艺，特别是光刻、蚀刻、抛光和平面化工艺。本发明还涉及在光刻处理期间使用的掩模的验证。

背景技术

光刻工艺在传统上包括步骤：将由光敏树脂制成的抗蚀剂层沉积到由半导体材料制成的晶片上，并通过掩模使所述抗蚀剂层暴露于辐射(可见光、紫外光、X射线、电子束等)。然后对暴露于辐射的抗蚀剂层进行显影，从而在晶片上形成掩模。然后可以对晶片和在抗蚀剂层中形成的掩模施加蚀刻工艺。在晶片上由抗蚀剂层形成的掩模还可以特别地用于要执行的湿式剥离或注入。

然而，这些不同的工艺、特别是光刻在集成电路的小型化方面受到限制。事实上，将在晶片上产生的形状越小，期望的形状与产生的形状之间的差异越大，这特别是由于由掩模在掩模暴露辐射时产生的衍射效应。

为了减小这些差异且特别地减小通过掩模暴光半导体晶片期间的衍射效应，已经开发了称为光学接近修正(OPC)的技术。此技术包括通过将光学接近的效应考虑在内来对掩模进行修改，从而获得具有与期望形状尽可能类似的形状的图案。图1示意性地表示用于产生修正的掩模的方法PRS1的步骤。所述方法包括从定义掩模布局LO的数据提取测试结构以形成测试图案TP的步骤TPG。所述测试结构是与布局LO的形状相对应的基本形状(临界的，即对衍射现象敏感)。测试图案一般包括几百、乃至几千个基本结构以表示要产生的临界形状。在下一步骤MW期间，使用布局LO和测试图案TP数据来产生光刻掩模MSK。然后将通过掩模MSK的光刻工艺LITP应用于先前被抗蚀剂层覆盖的半导体晶片W。在下一步骤MSD期间，在被转移到晶片W的测试图案TP上且可能在布局LO的形状上测量临界尺寸。将这些测量结果与在掩模MSK上的相应形状的尺寸或由布局数据LO指定的尺寸相比较以获得临界形状的边缘放置误差(EPE)测量结果。使用在步骤MSK中获得的EPE测量结果来确定将应用于布局LO的结构的修正并在步骤OPC中产生已修正布局CLO，可能包括已修正测试图案。然后使用布局CLO来产生新掩模(步骤MW)。然后使用该新掩模来处理新晶片W(步骤LITP)。对新晶片进行测量以确定EPE误差(步骤MSD)。如果测量的误差在某个阈值以下，则认为产生的最后一个掩模MSK是有效的，否则再次执行步骤OPC、MW、LITP和MSD，直至EPE误差在阈值以下为止。

在某些情况下，可能需要改变布局LO。然后必须再次执行前述方法步骤。

还已开发了基于模型的光学接近修正(MBOPC)技术以根据通过掩模的抗蚀剂层上的辐射强度的曲线形状来确定抗蚀剂层的孔径阈值，对于印刷在掩模上的任何图案结构可以计算抗蚀剂层上的辐射强度的曲线。因此，该MBOPC技术使得能够根据通过掩模施加于抗蚀剂层的辐射的强度变化来预测抗蚀剂层的孔径阈值。可以对任何图案配置计算通过掩模施加于抗蚀剂层的辐射强度的变化。该MBOPC技术还使得能够推导出将对图案的几何特征进行的修改以获得具有与期望布局尽可能类似的形状的半导体晶片上的结构。

通常依照在图2中表示的方法PRS2来定义模型。方法PRS2与方法PRS1的不同之处在于它包括建模步骤MDLG，该建模步骤MDLG使用建模软件程序，该建模软件程序使得能够处理EPE测量结果以由此提取抗蚀剂层的孔径阈值模型MDL。所述抗蚀剂层的孔径阈值与完全穿透抗蚀剂层所需的辐射强度相对应。然后使用模型MDL来修正掩模MSK以在晶片W上形成与期望的布局LO类似的结构。如果用新掩模获得的EPE测量结果是令人满意的，则该模型被掩模产生软件程序用来产生具有相同集成水平的其它掩模。相反地，如果误差测量结果过于显著，则再次执行步骤MDLG、OPC、MW、LITP和MSD，直至获得使得能够产生令人满意的修正掩模的模型为止。