[发明专利]半导体装置

权利要求书

1.一种半导体装置，其特征在于，在22nm以上的微细化世代中，由沟道区域的杂质原子浓度的统计偏差决定的阈值电压的偏差不会限制LSI的动作。

2.一种半导体装置，其特征在于，在22nm以上的微细化世代中，由沟道区域的杂质原子浓度的统计偏差决定的阈值电压的偏差的标准偏差小于LSI的电源电压的23分之1。

3.一种大电流控制型积累型晶体管，是包括沟道区域及设在其两端的源极、漏极区域的晶体管，是由n型半导体构成所述沟道区域并且载流子为电子、或者由p型半导体构成所述沟道区域并且载流子为空穴的积累型晶体管，其特征在于，仅在所述沟道区域中的栅极绝缘膜/硅界面以外的区域传导载流子，并且包括可以利用施加在栅极电极的电压对流过漏极电极的电流进行2位以上控制的动作区域。

4.根据权利要求3所述的大电流控制型积累型晶体管，其特征在于，在亚阈区域和含有晶体管的阈值的动作区域中，在所述沟道区域中的栅极绝缘膜/硅界面以外的区域传导载流子；所述亚阈区域中流过晶体管的漏极电极的电流相对于施加在栅极电极的电压的增加呈指数函数地增加。

5.根据权利要求4所述的大电流控制型积累型晶体管，其特征在于，所述沟道区域由SOI层构成，并且该SOI层的厚度小于100nm，该SOI层的杂质原子浓度高于2×10¹⁷[cm^-3]。

6.根据权利要求3至5中任意一项所述的大电流控制型积累型晶体管，其特征在于，所述源极、漏极区域由与所述沟道区域同一导电型的半导体构成。

7.根据权利要求3至5中任意一项所述的大电流控制型积累型晶体管，其特征在于，所述源极、漏极区域由其功函数与所述沟道区域的半导体的功函数之差在0.32eV以下的金属或者金属半导体化合物构成。

8.根据权利要求7所述的大电流控制型积累型晶体管，其特征在于，所述沟道区域由n型硅构成，并且所述源极、漏极区域由其功函数在-4.37eV以上的金属或者金属半导体化合物构成。

9.根据权利要求7所述的大电流控制型积累型晶体管，其特征在于，所述沟道区域由p型硅构成，并且所述源极、漏极区域由其功函数在-4.95eV以下的金属或者金属半导体化合物构成。

10.根据权利要求3至9中任意一项所述的大电流控制型积累型晶体管，其特征在于，所述晶体管为常闭型。

11.根据权利要求10所述的大电流控制型积累型晶体管，其特征在于，将所述沟道区域由SOI层构成，并且在施加在栅极电极的电压与施加在源极电极的电压相等时，施加在漏极电极的电压从0V变化到电源电压时，在所述沟道区域和所述源极区域的接触部分，使该SOI层的厚度小于形成于所述半导体层的耗尽层的厚度。

12.根据权利要求11所述的大电流控制型积累型晶体管，其特征在于，设定所述SOI层的厚度、所述SOI层的杂质原子浓度、以及所述沟道区域上的栅极电极的功函数，使得在施加在栅极电极的电压与施加在源极电极的电压相等时，施加在漏极电极的电压从0V变化到电源电压时，因在所述沟道区域和所述源极区域的接触部分设在栅极绝缘膜上的栅极电极与所述沟道区域的半导体层的功函数差，而形成于所述半导体层的耗尽层在所述半导体层的深度方向没有间断地形成。

13.根据权利要求3至12中任意一项所述的大电流控制型积累型晶体管，其特征在于，所述SOI层的厚度在10nm以下，并且所述沟道区域的杂质原子浓度在5×10¹⁷[cm^-3]以上。

14.一种大电流控制型积累型CMOS半导体装置，其特征在于，包括至少2个权利要求3至13中任意一项所述的晶体管，其中一部分为n沟道晶体管，另一部分为p沟道晶体管。

15.根据权利要求14所述的大电流控制型积累型CMOS半导体装置，其特征在于，所述n沟道晶体管及p沟道晶体管的沟道区域的至少一部分包括(100)面或者从(100)面起在±10°以内的面。

16.根据权利要求14所述的大电流控制型积累型CMOS半导体装置，其特征在于，所述n沟道晶体管及p沟道晶体管的沟道区域的至少一部分具有(110)面或者从(110)面起在±10°以内的面。

17.根据权利要求14所述的大电流控制型积累型CMOS半导体装置，其特征在于，所述n沟道晶体管的沟道区域的至少一部分包括(100)面或者从(100)面起在±10°以内的面，且所述p沟道晶体管的沟道区域的至少一部分包括(110)面或者从(110)面起在±10°以内的面。