[发明专利]闪速AD变换器、闪速AD变换模块及德耳塔-西格马AD变换器

说明书

技术领域

本发明涉及闪速(Flash)AD变换器的低功耗化。

背景技术

在将模拟信号变换成数字信号的技术中，有构成简单且变换速度快的闪速AD变换器。闪速AD变换器对于量化比特数m需要2的m次方减1个比较器(comparator)。因此，有这样的缺点：当量化比特数m变大，则需要的比较器以指数函数增多。当比较器变多，则功耗也随之变大。

作为抑制功耗的技术，有种技术仅使所预测的比较器组进行动作而使其他的比较器不进行动作。这种技术记载在专利文献1中。用图6说明这种技术。在图6中，预测器102使用来自变换器101的上次的数字输出信号111，预测计算下次的数字码，并在比较器阵列103具有的所有比较器103.01～103.15中调整要使用(接通(ON)动作)的比较器的数目，以便能够使用此预测值正确地进行AD变换。例如，对在比较器阵列103中的预测出的数字码附近的比较器组进行接通动作，而对其他比较器组进行断开(OFF)控制。断开的比较器组越多，低功耗化越显著。比较器组的划分方法是将连续的数字码所对应的比较器以预先确定的数目作为一组。例如，当将比较器阵列划分为两个比较器组时，根据模拟电压分为上半部分所对应的比较器组和下半部分所对应的比较器组。若预测值在下半部分的范围，则通过对上半部分的比较器组进行断开控制而对下半部分的比较器组进行接通控制，从而使比较器阵列的功耗减半。此外，关于闪速AD变换器的技术在专利文献2、3以及非专利文献1中有所记载。

专利文献1：美国专利第6081219号说明书

专利文献2：日本特开平4-123523号公报

专利文献3：日本专利第2814362号公报

非专利文献1：ISSCC2005 SESSION27.1

但是，在所述现有技术的闪速AD变换器中，有以下缺点：若下一数据与预测值一致，则能够既实现低功耗，又正常地进行AD变换，但当由于噪声的影响等预测未料中时，数字输出信号将与实际值相差悬殊，其对后级的影响大，以致无法预测下一数据的状态将持续。

发明内容

本发明正是为了解决所述问题点而提出的，其目的在于，当预测值未料中时，不是像现有技术一样，数字输出信号与实际值相差悬殊且AD变换精度变得极低，而是一边保持一定程度的所希望的AD变换精度，一边对模拟输入信号进行AD变换。

为了实现所述目的，本发明的闪速AD变换器，其特征在于，包括：比较器阵列，其具有多个比较器，该比较器比较模拟输入信号与参考电压，并输出比较结果；变换器，其将所述多个比较器的比较结果变换成数字输出信号；预测器，其根据所述变换器的数字输出信号来预测所述模拟输入信号的下一电平，并输出预测数据；和控制器，其使所述预测数据附近的规定个数的所述比较器进行接通动作，并且使所述比较器阵列中的比较器基于规定的规则进行接通动作，而使其他的所述比较器进行断开动作。

本发明的闪速AD变换模块，其特征在于，包括：所述闪速AD变换器；和微机，其将范围控制信号以及用于指定所述规定的规则的精度控制信号输出到所述闪速AD变换器的控制器，其中，该范围控制信号用于指定使所述预测数据附近的比较器进行接通动作的所述规定个数。

本发明的所述闪速AD变换模块，其特征在于，其中，所述闪速AD变换器内的控制器包括预测范围控制器，该预测范围控制器基于来自所述微机的范围控制信号和所述闪速AD变换器内的预测器的预测数据，按照由所述范围控制信号指定的个数，使所述预测数据附近的比较器进行接通动作。

本发明的所述闪速AD变换模块，其特征在于，其中，所述闪速AD变换器内的控制器包括精度保障控制器，该精度保障控制器基于来自所述微机的精度控制信号，使所述比较器阵列中的比较器进行接通动作。

本发明的所述闪速AD变换模块，其特征在于，其中，所述微机输出输入波形预测指定信号，该输入波形预测指定信号用于指定在所述预测器中的所述模拟输入信号的预测方法；所述闪速AD变换器内的控制器具有输入波形预测器，其接受来自所述微机的输入波形预测指定信号，并根据该输入波形预测指定信号所指定的预测方法来预测所述模拟输入信号的下一电平。