[发明专利]高速I2C总线

说明书

技术领域

本发明涉及IC间(I²C)总线兼容装置，且更明确地来说涉及改进I²C总线协议速度及I²C总线兼容装置的平均功率消耗。

背景技术

由于曾需要将集成电路(IC)装置与简单低成本总线布置互连在一起，因此荷兰皇家飞利浦电子研发了一种简单的双向双导线总线以用于有效的IC间控制。此总线被称为IC间或I²C总线。所有I²C总线兼容装置均并入有芯片上接口，所述芯片上接口允许I²C总线兼容装置经由所述I²C总线彼此直接通信。所述I²C总线使用取决于无源上拉电阻器的开路集电器(漏极)布置以克服所连接的总线电容。因此，对总线电容进行充电到逻辑高具有时间常数，例如RC时间常数，所述时间常数由所连接的上拉电阻与总线电容的组合确定。较快的总线速度需要具有用于给定总线电容的较低电阻的上拉电阻器，但较低电阻增加所述I²C总线兼容装置的平均功率需求。出于所有目的，将荷兰皇家飞利浦电子的I²C总线规范1.0-1992版本、2.0-1998版本及2.1-2000版本以引用方式并入本文中。

发明内容

需要一种在利用所述I²C总线时增加I²C总线速度同时减少I²C总线兼容装置的平均功率消耗的方式。根据本发明的教示，一种I²C总线兼容装置在用作时钟主控器时可包括瞬时有源上拉I²C(“TAP-I²C”)模块，所述模块具有耦合于正电源电压(例如，Vdd)与所述I²C总线上的相应串行数据(“SDA”)及串行时钟(“SCL”)线路之间的高侧驱动器晶体管(例如，P沟道场效晶体管(FET))。用于所述SDA及SCL线路的高侧输出驱动器晶体管由所述TAP I²C模块依序启动达短暂周期以在低到高逻辑电平转变期间首先对所述SDA线路的电容进行预充电且接着对所述SCL线路的电容进行预充电。对所述I²C总线线路的所述电容进行预充电将使在常开漏极(电阻上拉)I²C总线上连接到其的所有I²C兼容装置的总线传送操作加速，这是因为当使用TAP-I²C脉冲时在低到高逻辑电平转变期间的电压电平上升时间比仅取决于所述I²C总线的RC时间常数短如此多。

假设其它装置未由于其它原因(例如，内部逻辑速度约束)而被限制速度，则I²C装置，甚至未装备有TAP-I²C模块增强的那些I²C装置也将借此加速，甚至加速到5到10MHz的速度。在预充电脉冲周期之后，输出I²C总线驱动器再继续其常开漏极布置，此允许上拉电阻器仅维持所述I²C总线的SCL及SDA线路上的电压(电荷)。

除了对所述总线进行预充电之外，TAP-I²C模块还可减少对所述I²C总线的SCL及SDA线路上的额外外部上拉电阻器的需要。由于此原因，所述I²C总线的SDA及SCL线路上的上拉电阻器的电阻值可在电阻值上增加，因此减少所有所连接的I²C总线兼容装置的功率消耗。在现有技术I²C系统中，较快的数据传送应用需要较强(较低电阻值)上拉电阻器来更快地对I²C总线线路(SDA及SCL)进行充电(RC时间常数)，此形成I²C总线兼容装置操作期间的较高功率需求。然而，根据本发明的教示，上拉电阻器现在仅用于维持逻辑电平状态，而不用于在转变到逻辑高期间大致对总线电容进行充电。