[发明专利]多核处理系统

权利要求书

1.一种用于操作集成电路内的信息系统的方法，所述方法包括：

由所述集成电路的多处理器核电路的第一处理器核产生第一信息分组，其中所述信息的第一分组针对存储器；以及

将所述第一信息分组从所述第一处理器核传播到所述存储器，其中所述传播包括经由所述多处理器核电路的第二处理器核传播所述第一分组，其中所述经由第二处理器核传播所述第一分组包括由所述第二处理器核接收所述第一分组以及由所述第二处理器核发送所述第一分组。

2.如权利要求1所述的方法，其中到所述存储器的所述传播包括经由分组交换器电路传播到所述存储器，所述第二处理器核将所述分组发送到所述分组交换器电路。

3.如权利要求1所述的方法，其中所述多处理器核电路包括第三处理器核，其中所述第三处理器核不接收所述第一分组的写入一致性信息。

4.如权利要求3所述的方法，进一步包括：

由所述第一处理器核发送所述写入一致性信息到所述多处理器核电路的第四处理器核，其中所述第四处理器核从所述第一处理器核接收所述写入一致性信息，其中所述第四处理器核利用所述写入一致性信息来确定所述第一分组是否是在修改所述存储器中的被高速缓存在所述第四处理器核中的位置处的数据。

5.如权利要求4所述的方法，进一步包括：

由所述第四处理器核发送所述写入一致性信息到所述多处理器核电路的第五处理器核，其中所述第五处理器核利用所述写入一致性信息来确定所述第一分组是否是在修改所述存储器中的被高速缓存在所述第五处理器核中的位置处的数据。

6.如权利要求3所述的方法该方法，进一步包括：

由所述第三处理器核产生第二信息分组，其中所述第二信息分组针对所述存储器；以及

将所述第二信息分组传播到所述存储器，其中所述传播包括，经由所述多处理器核电路的第四处理器核以及分组交换器电路传播所述第二分组；其中所述经由第四处理器核传播所述分组包括，由所述第四处理器核接收所述信息分组以及由所述第四处理器核发送该分组。

7.如权利要求6所述的方法，其中：

所述第一处理器核和所述第二处理器核不接收所述第二分组的写入一致性信息；

所述第四处理器核不接收所述第一分组的写入一致性信息。

8.如权利要求6所述的方法，其中

将所述第一信息分组传播到所述存储器包括，将所述第一分组传播到所述存储器的可由所述第一处理器核和所述第二处理器核访问的但是不可由所述第三处理器核和所述第四处理器核访问的第一分区；以及

将所述第二信息分组传播到所述存储器包括，将所述第二分组传播到可由所述第三处理器核和所述第四处理器核访问的但是不可由所述第一处理器核和所述第二处理器核访问的第二分区。

9.如权利要求8所述的方法，其中所述第一分区和所述第二分区具有不重迭的地址。

10.如权利要求1所述的方法，其中，在传播期间，所述多处理器核电路包括第一一致性群组，其中所述第一一致性群组包括所述多处理器核电路的第一多个处理器核，其包括所述第一处理器核和所述第二处理器核，所述第一一致性群组的处理器核串行地通信地耦接以传播信息分组，所述第一一致性群组的每一处理器核从所述第一一致性群组的其它处理器核所产生的到所述存储器的写入分组接收高速缓存一致性信息。

11.如权利要求10所述的方法，其中，在传播期间，所述多处理器核电路包括第二一致性群组，其中所述第二一致性群组包括所述多处理器核电路的第二多个处理器核，所述第二一致性群组的处理器核串行地通信地耦接以传播信息分组，所述第二一致性群组的每一处理器核从所述第二一致性群组的其它处理器核所产生的到所述存储器的写入分组接收高速缓存一致性信息，并且不接收所述第一一致性群组的处理器核所产生的到所述存储器的写入分组的高速缓存一致性信息。