[发明专利]具有MOSFET熔丝元件的集成电路有效
申请号: | 200980106321.7 | 申请日: | 2009-02-20 |
公开(公告)号: | CN101965637A | 公开(公告)日: | 2011-02-02 |
发明(设计)人: | 苏格·杰·埃姆;桑宏·帕克;布恩·悠格·安格 | 申请(专利权)人: | 吉林克斯公司 |
主分类号: | H01L23/525 | 分类号: | H01L23/525;H01L27/10;G11C17/16 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 许静 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 mosfet 元件 集成电路 | ||
1.一种金属氧化物半导体(MOS)熔丝,其包括:
半导体衬底;
所述半导体衬底中的阱;
所述阱中的阱分接点;
所述阱中的作用区;
熔丝元件,其具有阳极、阴极和在所述阳极与所述阴极之间延伸的熔丝链,至少所述熔丝链形成于所述作用区的一部分上、且由氧化物层与所述作用区分离;
漏极区;以及
源极区,所述熔丝链分离所述漏极区与所述源极区。
2.根据权利要求1所述的MOS熔丝,其中所述氧化物层是具有小于50nm、优选为不大于10nm的厚度的栅极氧化物层。
3.根据权利要求1或2所述的MOS熔丝,其中所述半导体衬底是硅衬底,且所述熔丝元件包括硅。
4.根据权利要求1到3中任一权利要求所述的MOS熔丝,其中所述熔丝元件包含第一硅化物,且所述漏极区和所述源极区包含第二硅化物。
5.根据权利要求1到4中任一权利要求所述的MOS熔丝,其进一步包括
第一侧壁间隔物,其在所述熔丝链与所述漏极区之间而位于所述熔丝链的第一侧上;以及
第二侧壁间隔物,其在所述熔丝链与所述源极区之间而位于所述熔丝链的第二侧上。
6.根据权利要求1到5中任一权利要求所述的MOS熔丝,其中所述MOS熔丝并入具有带栅极氧化物层的场效晶体管的现场可编程门阵列中,且其中所述氧化物层是所述栅极氧化物层。
7.根据权利要求1到6中任一权利要求所述的MOS熔丝,其中所述源极区和所述漏极区各自是在所述现场可编程门阵列的源极/漏极植入期间形成的植入区。
8.一种操作MOS熔丝的方法,其包括:
提供具有在熔丝端子与至少一个MOS端子之间延伸的熔丝链的MOS熔丝;
特征化所述MOS熔丝以提供至少一个参考MOS参数值;
通过将编程信号施加于所述熔丝端子,以使得编程电流流过所述熔丝链来对所述MOS熔丝进行编程;
测量所述MOS熔丝的熔丝电阻以提供测得熔丝电阻;
根据所述测得熔丝电阻确定第一逻辑值;
测量所述MOS熔丝的至少一个MOS参数以提供测得MOS参数值;
通过比较所述测得MOS参数值与所述参考MOS参数值来确定所述MOS熔丝的第二逻辑值;
比较所述第一逻辑值与所述第二逻辑值;以及
基于所述比较所述第一逻辑值与所述第二逻辑值而输出位值。
9.根据权利要求8所述的方法,其进一步包括步骤:在所述比较所述第一逻辑值与所述第二逻辑值的步骤之后,如果所述第一逻辑值不是经编程逻辑值且所述第二逻辑值是所述经编程逻辑值,则输出感测旗标。
10.根据权利要求8或9所述的方法,其中所述熔丝端子包括阳极端子和阴极端子。
11.根据权利要求8到10中任一权利要求所述的方法,其中所述MOS熔丝包括位于所述熔丝端子之间的硅化熔丝链,且所述编程信号经选择以熔断所述硅化熔丝链。
12.根据权利要求8到11中任一权利要求所述的方法,其中所述MOS端子包括源极端子、漏极端子和阱端子。
13.根据权利要求8到12中任一权利要求所述的方法,其中所述MOS参数是熔丝元件至活性硅泄漏电流、源极至阱泄漏电流、漏极至阱泄漏电流、源极至漏极泄漏电流以及漏极至源极信道接通电流中的一个。
14.根据权利要求8到13中任一权利要求所述的方法,其中将所述MOS熔丝并入于现场可编程门阵列(FPGA)中。
15.根据权利要求8到14中任一权利要求所述的方法,其中所述MOS熔丝经编程以存储序列号、停用所述FPGA的选定内部功能的安全码、位流加密密钥或用户定义值的位。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于吉林克斯公司,未经吉林克斯公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980106321.7/1.html,转载请声明来源钻瓜专利网。