[发明专利]锁存电路装置的条件控制的系统和方法

说明书

技术领域

本发明大体上涉及锁存电路装置的条件控制的系统及方法。

背景技术

一般而言，例如同步锁存器及异步锁存器以及触发器类型逻辑存储元件等顺序电路元件表示电路装置的基本构建块。锁存器可包括一对反相器，其交叉耦合以建立双稳态装置，所述双稳态装置可存储表示零或一的值。通过将例如反相器、与非(NAND)门及或(OR)门等其他逻辑门耦合至锁存器，可建立更复杂的逻辑电路。

可在电路内的多种位置处单独或以存储元件阵列来使用所述存储元件。例如，可在电路中使用所述存储元件以临时存储数据位，例如在接口处或在处理器内的执行级的输入或输出处接收到的数据位。在后续处理执行之前，通常需要将存储元件复位至后续操作之前的已知状态。对于处理器的执行单元的输出处的存储元件而言，可能需要在每一执行循环之前复位每一存储元件。所述复位操作可包括断定存储元件的复位输入处的逻辑高电压电平。

不幸地，逻辑高电压电平(亦即，复位信号)的断定导致非所要的功率耗散，所述功率耗散可由归因于导线迹线及切换晶体管的寄生电容产生。因此，需要经过改进的锁存器复位电路。

发明内容

在特定实施例中，揭示一种电路装置，其包括接收复位控制信号的第一输入，及响应于锁存器的输出的第二输入。所述电路装置进一步包括逻辑电路，其适合于响应于在所述第一输入处接收到所述复位控制信号基于所述第二输入有条件地复位所述锁存器。

在另一特定实施例中，揭示一种方法，其包括：接收复位信号，所述复位信号指示多个锁存器的复位操作；及检测与所述多个锁存器中的每一者相关联的状态值。所述方法还包括响应于所述复位信号基于所述检测到的状态值选择性地复位所述多个锁存器中的一些但非全部。

在又一特定实施例中，揭示一种电路装置，其包括适合于存储数据的多个锁存电路。所述多个锁存电路中的每一者包括锁存器输出。所述电路装置进一步包括多个反馈路径。所述多个反馈路径中的每一者耦合至与所述多个锁存电路中的相应锁存电路相关联的相应锁存器输出。所述电路装置还包括响应于所述多个反馈路径中的每一者的逻辑电路。所述逻辑电路适合于响应于由所述多个反馈路径提供的值选择性地复位所述多个锁存电路中的一者或一者以上。

在再一特定实施例中，揭示一种通信装置，其包括数字信号处理器，及易失性存储器，所述易失性存储器耦合至所述数字信号处理器且包括多个锁存电路装置。所述通信装置进一步包括复位逻辑电路，其耦合至所述易失性存储器且响应于来自所述多个锁存电路装置的反馈以选择性地复位所述锁存电路装置中的一些但非全部。

提供由基于相应输出状态值选择性地复位锁存器的条件复位逻辑电路的实施例提供的一个特定优点在于，减小了整体功率消耗。另外，由于每一复位操作可在电源电路处引入波动电流事件，因此减小复位操作的数目可带来功率波动电流事件的整体减小。

提供另一特定优点在于，减小的功率消耗可允许便携式装置的较长电池寿命。或者，减小的功率消耗允许制造商在不使装置的整体便携性降级的情况下利用较低廉(亦即，较短寿命)电池。

提供另一特定优点在于，减小了交叉耦合噪声。通过有条件地复位锁存器中的每一者，不必在同一时间复位邻近锁存器。因此，可减小交叉耦合噪声，且还可减小解耦电容器的数目。

本发明的其他方面、优点及特征在审阅包括以下章节的整个申请案之后将变得显而易见：【附图说明】、【具体实施方式】及【权利要求书】。

附图说明

图1为包括有条件地复位锁存电路的条件复位逻辑电路的电路装置的实施例的框图；

图2为包括有条件地复位锁存电路的条件复位逻辑电路的系统的实施例的图；

图3为包括有条件地复位多个锁存电路的条件复位控制逻辑电路的系统的实施例的图；

图4为有条件地控制数据锁存电路的方法的特定说明性实施例的流程图；以及

图5为包括电路装置的无线通信装置的说明性实施例的框图，所述电路装置具有有条件地复位多个锁存电路的条件复位控制逻辑电路。

具体实施方式

参看图1，描绘电路装置100，其包括数据锁存器102及条件复位逻辑电路110。数据锁存器102具有数据锁存器输入104，并提供数据输出106。在特定实施例中，数据锁存器102包含异步锁存器装置。数据锁存器102接收来自条件复位逻辑电路110的第二输入116。条件复位逻辑电路110具有接收复位控制信号114的第一输入及接收来自反馈路径112的反馈信号的第二输入，所述反馈路径112耦合至数据输出106。数据输出106经由电容器108耦合至电压源以保持数据输出106处的数据值。