[实用新型]电连接器组件

说明书

【技术领域】

本实用新型涉及一种电连接器组件，尤其涉及用来连接一芯片模块至电路板的电连接器组件。

【背景技术】

现有用来连接插针型CPU的电连接器，其导电端子通常包括垂直方向上延伸的基部、位于基部上方的弹性部及位于基部下方的焊接部。基部上设有若干倒刺以将导电端子固定于端子收容槽，弹性部于端子收容槽内发生变形后则可夹持CPU的插针，从而形成电性连接。相关现有技术可参考美国专利公告US6554634号。

然而上述导电端子通过夹持CPU的插针而建立电性连接的方式至少有如下缺陷：CPU的插针的尺寸越小越难以制造，而端子收容槽内必须保留足够空间以使导电端子的弹性部能够弹性变形，故不能够很好地适应电连接器的小型化发展。

因此，有必要提供一种改进的电连接器组件，以克服现有技术的缺陷。

【实用新型内容】

本实用新型所要解决的技术问题是提供一种电连接器组件，可保证CPU与电路板之间良好电性连接关系且适应小型化发展趋势。

为解决上述技术问题，本实用新型提供一种电连接器组件，包括电连接器及芯片模块，电连接器包括绝缘本体及若干导电端子，绝缘本体包括第一本体及位于第一本体下方的第二本体，导电端子包括分别容置于第一本体、第二本体中的第一端子、第二端子，其中，芯片模块扣合于第一本体上且与第一端子电性接触，第一本体与第二本体对接时，第一端子同时与第二端子电性接触。

与相关技术相比，本实用新型的电连接器组件具有以下优点：芯片模块扣合于第一本体且与第一端子电性接触，进而与第二端子达成电性接触，而第一端子较传统CPU上的插针便于成型及小型化。

【附图说明】

图1是本实用新型的电连接器组件的立体分解图。

图2是本实用新型的电连接器的立体分解图。

图3是本实用新型导电端子的立体图。

图4是芯片模块扣持于第一本体的立体图。

图5是图4的侧视图。

图6是芯片模块扣持于第一本体未与第二本体组接的侧视图。

图7是芯片模块扣持于第一本体且与第二本体组接的侧视图。

图8是图7的局部剖视图。

【具体实施方式】

请参考图1，本实用新型的电连接器组件包括电连接器1、芯片模块2及若干扣持件3。

请参考图2至图3，电连接器1包括绝缘本体10及若干导电端子12，其中绝缘本体10包括第一本体100及位于第一本体100下方的第二本体102，每一导电端子12包括分别容置于第一本体100、第二本体102中的第一端子120及第二端子122。第一本体100及第二本体102分别设有收容第一端子120及第二端子122的端子收容槽(未标号)，分别延伸于第一本体100的上、下表面之间及第二本体100的上、下表面之间。第一本体100的上表面即绝缘本体10的上表面，第二本体100的下表面即绝缘本体10的下表面。

请参考图3及图8，第一端子120设有向上延伸出第一本体100的上表面1000的顶端1200，及向下延伸出第一本体100的下表面1002的第一接触部1202。第一端子120的顶端1200形成有多个接触点1204，所述多个接触点1204是顶端1200设置多处凹陷而成。第二端子122的上端设有可夹持第一端子120的第一接触部1202的第二接触部1220，下端设有焊接部1222以与锡球4接触，第二接触部1220是一对相对设置的弹性臂，可夹持板状的第一接触部1202于中间。

请一并参考图4至图8，芯片模块2通过扣持件3扣持于第一本体100的上表面1000上，且芯片模块2下表面上的若干导电片20与第一端子120的顶端1200接触。扣持件3大致呈C型，其两端分别抵持于芯片模块2的上表面及第一本体100的下表面1002。当芯片模块2扣合于第一本体100上且第一本体100与第二本体102对接时，第一端子120的第一接触部1202插入到第二接触部1220中且被第二接触部1220的一对弹性臂夹持，从而第一端子120亦与第二端子122达成电性接触。

由于第一接触部1202呈板状且容置于第一本体100中，相较于传统CPU上的插针显然更容易得到较小尺寸，故第一本体100的小型化较容易实现，由此，第二接触部1220将不需要很大的变形空间，故第二本体102的小型化也较容易实现。芯片模块2先固定于第一本体100且与第一端子120达成多点接触，故电连接器1与芯片模块2之间的良好电性接触得以保证，且电连接器1将通过焊接锡球方式与电路板(未图示)达到良好电性连接。