[实用新型]利用虚存机制对片上异构存储资源动态分配的电路

权利要求书

1.一种利用虚存机制对片上异构存储资源进行动态分配的电路，其特征是设有处理器内核、存储管理单元MMU、数据部分路由器、数据Cache、数据SPM存储器及数据SPM控制器、直接内存访问控制器DMA、总线、中断控制器、时钟模块、外部存储器接口以及片外主存SDRAM；处理器内核发出对数据访问的虚拟地址，发送到存储管理单元MMU，存储管理单元MMU将其转换为对数据访问的物理地址，并根据其旁路转换缓冲TLB的标志位的状态，进过数据部分路由器，将物理地址发送到数据Cache及数据SPM控制器两者之一，如果数据SPM控制器接收物理地址，则对物理地址译码后访问数据SPM存储器；时钟模块在时钟中断时发出中断信号，由中断控制器响应，在中断处理程序中调用数据SPM控制器；数据SPM控制器包含一块SPM区域寄存器，数据SPM控制器根据SPM区域寄存器的信息，配置DMA控制器的源地址、目的地址以及搬运长度，DMA控制器经过高速AHB总线和外部存储器接口，根据片外主存SDRAM中的程序内容对数据SPM存储器中的内容进行更改，同时配置时钟模块的长度信息并使能时钟模块。

2.根据权利要求1所述的利用虚存机制对片上异构存储资源进行动态分配的电路，其特征在于：存储管理单元采用两级旁路转换缓冲TLB的架构，其中：一级为指令、数据分离的TLB，二级为指令、数据统一的TLB；内核发出对数据访问的地址时，首先发送到一级数据TLB，如果一级TLB命中则将转换后的物理地址发送到数据Cache或数据SPM控制器；如果一级TLB不命中，地址发送到二级统一TLB，如果二级TLB命中则将转换后的物理地址发送到数据Cache或数据SPM控制器；如果二级TLB不命中，需要访问外部存储器中的页表，进行虚拟地址-物理地址转换。

3.根据权利要求2所述的利用虚存机制对片上异构存储资源进行动态分配的电路，其特征在于：每块TLB由一块Tag存储阵列、两块SRAM存储阵列、地址译码电路、Hit逻辑、读写控制逻辑和输入输出驱动电路构成：Tag部分为24位，CPU发出虚拟地址经过地址译码逻辑之后，高24位将和Tag存储器中保存的虚拟页号进行比较，Hit逻辑用于判断是否命中，如果命中则根据两块SRAM的内容进行地址转换，如果不命中需要访问下一级TLB或者主存；第一块SRAM为20位，用于标志位的存放，包括本发明利用保留位新扩展出的S位，当地址完成转换后，会根据S位的数值将物理地址发送到数据Cache或数据SPM控制器；第二块SRAM位24位，用于存放物理地址的页号。

4.根据权利要求1或2或3所述的利用虚存机制对片上异构存储资源进行动态分配的电路，其特征在于：数据SPM控制器还根据时钟模块中对于时隙的记录将配置信息加载到SPM区域寄存器中，并在时钟中断时根据SPM区域寄存器的内容控制DMA控制器和时钟模块。

5.根据权利要求1或2或3所述的利用虚存机制对片上异构存储资源进行动态分配的电路，其特征在于：时钟模块设有一个专用于记录时隙个数的寄存器，在每个时钟中断时自动加1，用于标明当前时隙个数；由SPM控制器根据当前时隙配置其定时长度，并设置为One-shot模式，当数值自减为0时，发出时钟中断，由中断控制器接管。