[实用新型]具有并口的网络税控器

说明书

技术领域

本实用新型属于税控设备技术领域，具体地说，是涉及一种可支持并口通信的网络税控器。

背景技术

网络税控器是目前的新兴产品，是一种监控POS系统打印发票信息数据的专用设备。网络税控器不仅需要通过互联网络与分散在不同区域的POS终端设备连接通信，以实现网络税控器对各POS终端设备的统一监控及数据采集和管理功能；而且还需要与本地的某些输出设备相连接，比如打印机等，以实现数据的导出功能。为了方便网络税控器与打印机等需要并口通信的本地设备连接通讯，在网络税控器上需要设计至少一路并行接口。目前的标准并口一般都定义有25根引脚，通过网络税控器内部的主控芯片按照标准并口定义生成并行数据，通过主控芯片传输至外部设备。为了实现主控芯片与并行接口的连接通信，传统的电路设计都是需要采用具有并口的集成芯片作为主控芯片来设计系统电路，不仅限制了系统电路设计的灵活性，而且增加了硬件成本。

基于此，如何利用任一主控芯片都具备的普通GPIO口来实现并口通讯功能，以提高系统电路设计的灵活性，是本实用新型所要解决的主要问题。

实用新型内容

本实用新型的目的在于提供一种通过GPIO口实现并口通信功能的网络税控器，以摆脱在系统电路设计时对主控芯片类型选择上的限制，进而提高系统电路设计的灵活性，降低硬件电路成本。

为了解决上述技术问题，本实用新型采用以下技术方案予以实现：

一种具有并口的网络税控器，包括主控芯片和并口，所述主控芯片利用其多路GPIO口来传输标准并口定义所要求的数据信号和控制信号，进而通过逻辑驱动电路连接所述的并口。

为了防止静电对系统电路产生干扰，优选在所述逻辑驱动电路的输出端与并口连接线路上增设防静电电路。

为了进一步确保信号传输的可靠性，优选在所述逻辑驱动电路与并口的连接线路上增设电平上拉电路，对通过逻辑驱动电路输出的高电平信号进行电位上拉。

进一步的，在所述电平上拉电路中包含有直流电源和上拉电阻，所述直流电源通过上拉电阻连接在所述逻辑驱动电路与并口的连接线路中用于传输控制信号的连线上。

当在所述网络税控器上仅设置一路并口时，所述主控芯片利用其17路GPIO口产生一路并口所需的8位数据信号和9路控制信号，传输至并口的相应管脚。

其中，所述并口的接地管脚连接网络税控器中系统电路的地线。

当所述网络税控器需要配置两路并口时，所述主控芯片利用其另外1 7路GPIO口产生另外一路并口所需的8位数据信号和9路控制信号，传输至所述另外一路并口的相应管脚。

又进一步的，所述另外一路并口的接地管脚连接网络税控器中系统电路的地线。

再进一步的，所述的两路并口集成在一个标准54针连接器中。

更进一步的，所述并口利用其6路管脚兼作为串行信号传输管脚对应连接主控芯片中用于传输串行信号的6路GPIO口。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型的网络税控器采用主控芯片的GPIO口来实现并口通信功能，从而摆脱了对主控芯片类型选择上的限制，方便了技术人员的电路设计。技术人员可以采用不具备并口的集成芯片作为主控芯片来设计系统电路，从而降低了网络税控器的硬件电路成本，提高了整机产品的市场竞争能力。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

图1是本实用新型所提出的网络税控器中并行通讯电路的一种实施例的结构示意图；

图2是图1所示并行通讯电路的一种实施例的电路原理图。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行详细地描述。

本实用新型的网络税控器采用主控芯片的GPIO口作为并行接口，产生并口通信所需的数据信号和控制信号，经逻辑驱动电路进行信号放大处理后，传输至网络税控器的并口，参见图1所示，比如标准的并口连接器件DB25，进而通过标准并口连接器件DB25与外部支持并口通信的设备连接通讯。

下面通过一个具体的实施例来详细阐述所述并行通信电路的具体连接结构及其工作原理。

实施例一，参见图2所示，本实施例的网络税控器设置有两路并口，并口物理层定义与标准并口定义相同，并口的逻辑实现采用嵌入式主控芯片的普通GPIO口控制实现标准并口通讯。