[实用新型]高速大负载专用数字信号驱动电路

说明书

技术领域

本实用新型涉及一种电路，特别涉及用于对失真要求较高、信号抗干扰能力较强的设备中的一种高速大负载专用数字信号驱动电路。

背景技术

通常数字电路的驱动能力(扇出能力)为几毫安～几十毫安，对于负载电阻比较大(一般位几千欧姆)，负载电容比较小(一般为几十皮法～几百皮法)的电路驱动没有问题，如果电路负载较大(负载电阻几十欧姆，负载电容几百皮法～几千皮法)通常的数字驱动电路传输的信号在负载上将会产生严重的失真。

发明内容

鉴于现有技术存在的不足，本实用新型提供了一种采用分立器件，专为大负载电路设计的高速大负载专用数字信号驱动电路。

本实用新型为实现上述目的，所采用的技术方案是：一种高速大负载专用数字信号驱动电路，其特征在于：包括加速级电路、开关级电路、驱动级电路及负载匹配电路，所述加速级电路依次与开关级电路、驱动级电路及负载匹配电路连接，其中：电阻R1与电容C1并联，电阻R1的一端分别与三极管V1的基极、电阻R3的一端连接，电阻R3的另一端接地，三极管V1的集电极通过电阻R2接电源正，三极管V1的发射极通过电阻R4接地，三极管V2的基极接三极管V1的集电极，三极管V2的集电极接三极管V3的集电极并接电源正，三极管V2的发射极分别与三极管V3的基极及电阻R5的一端连接，电阻R5的另一端接地，三极管V3的发射极分别接电容C2的一端及三极管V4的集电极，电容C2的另一端接三极管V4的发射极并接地，三极管V4的基极与三极管V1的发射极连接。

本实用新型的有益效果是：1、驱动负载能力强，适用于负载较大的数字电路传输级；2、信号失真小，适用于对信号要求较严格的高速时钟信号的传输；3、抗干扰能力强，由于电路负载较大，一般的小信号无法干扰；4、电路结构简单、稳定。

附图说明

图1为本实用新型电路连接框图并作为摘要附图。

图2为本实用新型电路原理图。

图3为本实用新型加速级电路信号波形图。

图4为本实用新型开关级电路的传输波形图。

图5为本实用新型驱动级电路信号传输波形图。

图6为本实用新型负载匹配端的信号波形图。

图7为本实用新型负载端的信号波形图。

具体实施方式

如图1、2所示，高速大负载专用数字信号驱动电路，包括加速级电路、开关级电路、驱动级电路及负载匹配电路，加速级电路依次与开关级电路、驱动级电路及负载匹配电路连接，其中：电阻R1与电容C1并联，电阻R1的一端分别与三极管V1的基极、电阻R3的一端连接，电阻R3的另一端接地，三极管V1的集电极通过电阻R2接电源正，三极管V1的发射极通过电阻R4接地，三极管V2的基极接三极管V1的集电极，三极管V2的集电极接三极管V3的集电极并接电源正，三极管V2的发射极分别与三极管V3的基极及电阻R5的一端连接，电阻R5的另一端接地，三极管V3的发射极分别接电容C2的一端及三极管V4的集电极，电容C2的另一端接三极管V4的发射极并接地，三极管V4的基极与三极管V1的发射极连接。

加速级电路对信号的下降沿加速，加快后级开关电路的放电时间。信号波形图如图3(1号信号为输入信号，2为加速级信号)。

开关级电路主要是对驱动级电路进行缓冲。开关级电路的传输波形如图4(1号信号为输入信号，2为开关级信号)。

驱动级电路，驱动级电路采用达林顿电路和单管电路的混合方式，驱动级输出的信号可以驱动较大负载，信号传输波形如图5(1号信号为输入信号，2为驱动级信号)。

为了在负载端得到失真最小的信号，在驱动级后面增加了负载匹配电路。负载匹配端的信号波形如图6(1号信号为输入信号，2为负载匹配端信号)，负载端的信号波形如图7(1号信号为输入信号，2为负载端信号，负载电阻为75欧姆，传输电缆长度为1米)。

电路原理

加速级电路主要加快信号下降沿下降速度，开关级电路主要为驱动级电路做缓冲，驱动级电路采用达林顿结构驱动负载，负载匹配电路对输出信号进行匹配调整，保证负载端信号失真最小。