[实用新型]伪随机码电话授时的时间服务器无效

专利信息
申请号: 200920245245.5 申请日: 2009-11-16
公开(公告)号: CN201533337U 公开(公告)日: 2010-07-21
发明(设计)人: 华宇;董道鹏;曾婷;李实锋;向渝 申请(专利权)人: 中国科学院国家授时中心
主分类号: H04M3/42 分类号: H04M3/42
代理公司: 西安永生专利代理有限责任公司 61201 代理人: 申忠才
地址: 710600 陕*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 随机 电话 授时 时间 服务器
【说明书】:

技术领域

本实用新型属于电话授时系统技术领域,具体涉及到伪随机码测时延的电话授时系统装置。

背景技术

目前,电话授时系统是以咨询方式向用户提供标准时间信号,用户通过调制解调器拨打授时系统的电话,授时系统主机收到用户计算机请求后通过授时端调制解调器将标准时间信息(时码)发送给用户,完成授时服务。

电话授时系统传输的时间码由调制解调器送到公用电话网上,经程控交换机送给用户,用户只要配置一个调制解调器和一些简单的电话授时软件,按要求设置后,就可以通过电话接收电话授时系统给出的时码信息,调整接收端时钟。

电话授时采用公共电话交换网(PSTN)进行时间同步,通过公共电话交换网进行电话授时要解决的最根本问题是如何使用户机时间与标准时间同步。即测量传输时延的问题。同时,电话授时方式还具有一定特殊性,即当电话拨号完成话音信道建立后,两点间物理连接信道基本确定,其传输时延固定。

现有的电话授时技术都采用基于调制解调器的字符法来进行时延测量的工作模式,在传输时延处理上主要有多次时延估计/扣除模式和双向法时延扣除模式。由于每次MODEM对字符调制/解调处理时延不尽相同,该处理时延极大影响信道传输时延测量,制约系统时间同步的精度。另外,字符法处理时延大,无法准确进行传输时延测量,两种方法的授时精度都在约10毫秒量级。近年来,根据字符法缺点,相关研究人员采用相位时延测量方法主要是节点间通过多次单音频相位信号进行时延测试,获得信道传输时延平均值,能将授时精度提高到0.3ms左右。该方法的缺点是抗干扰能力较差,在相位点的检测上常常会造成误判,从而引入测量误差。虽然该技术尚不能作为一种可靠的授时手段来应用,但证明了电话授时技术具有较大挖掘空间,有进一步研究的价值。

发明内容

本实用新型所要解决的技术问题在于克服上述多次时延估计/扣除模式和双向法时延扣除模式电话授时的缺点,提供一种抗干扰能力强、检测判断准确、测量准确的伪随机码电话授时的时间服务器。

解决上述技术问题所采用的技术方案是它包括:对整机进行控制的单片机系统电路;产生时钟信号的时钟信号输入电路;网口电路,该电路的输入端接时钟信号输入电路、输出端接单片机系统电路;可编程逻辑电路,该电路的输出端接单片机系统电路;它还包括摘挂机电路,该电路与可编程逻辑电路相连接。

本实用新型的可编程逻辑电路为:集成电路U2的I/023~I/018、I/016、I/014~I/012、I/08~I/05、I/03、I/02端口通过总线接集成电路U1的SD0~SD15端口,集成电路U2的I/027~I/030端口通过总线接单片机系统电路的集成电路U1的P3.1/A1~P3.4/A4端口,集成电路U2的4、17、25、41、42脚接地,集成电路U2的32脚接摘挂机电路的集成电路U4的5脚;集成电路U1的型号为RTL0819-AS,集成电路U2的型号为XC9536XL,集成电路U4的型号为TLC0832(ADCONVERTER)。

本实用新型的摘挂机电路为:集成电路U4的5脚接集成电路U2的32脚、8脚接5V电源负极、4脚接地、6脚接集成电路U3的13脚、7脚接集成电路U3的8脚、1脚接集成电路U3的7脚。集成电路U3的2脚接电源、14脚接5V电源负极。集成电路U3的型号为TLC5620(DA)。

本实用新型将伪随机码应用于电话授时时延测量技术中,解决了电话授时系统中时延的精确测量技术问题,克服了字符方式和相位方式中存在的不确定性和抗干扰能力差等缺点,提高了电话授时的精度,采用单片计算机系统电路进行算法控制和数据处理。本实用新型具有结构简单、测量精度高、生产成本低、安装调试方便等优点,可在公共电话交换网推广使用。

附图说明

图1是本实用新型的电气原理方框图。

图2是本实用新型一个实施例的时延测量及网络授时电子线路原理图。

图3是图1是本实用新型的单片机系统电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型进一步详细说明,但本实用新型不限于这些实施例。

图1是本实用新型的电气原理方框图,参见图1。在图1中,本实用新型由时钟信号输入电路、网口电路、摘挂机电路、可编程逻辑电路、单片机系统电路连接构成。时钟信号输入电路的输出端接网口电路,网口电路的输出端接单片机系统电路,摘挂机电路与可编程逻辑电路相连接,可编程逻辑电路的输出端接单片机系统电路。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院国家授时中心,未经中国科学院国家授时中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200920245245.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top