[实用新型]用于实时Java处理器的字节码高速缓存装置

说明书

(一)技术领域

本实用新型涉及计算机领域中Java处理器的高速缓存机制，具体为一种用于实时Java处理器的字节码(指令)高速缓存装置。

(二)背景技术

为了使存储器的访问速度尽可能与CPU的执行速度相匹配，目前计算机系统一般通过多层次的存储器结构满足访问速度、存储容量和制造成本的多方面需求。通常将访问速度快，但制造成本高的存储器以较小的存储容量设置在离CPU较近的位置，它保存离CPU较远的较大存储器的一个数据子集。根据程序局部性原理，CPU大多数情况会在离它较近的高速存储器中访问到所需数据，只有少数情况才需要访问较远的存储器，并将一批数据复制到高速存储器中。在存储器层次结构设计合理的情况下，其整体访问速度会接近最近一级的访问速度，而存储容量及成本则接近最远一级的。高速缓存(即Cache)处于存储器层次结构中最靠近CPU的位置，对CPU的性能起着至关重要的作用。由于目前CPU设计多采用流水线技术来提高整体性能，为了减少流水线的停顿，通常把Cache分为指令Cache和数据Cache两部分，本实用新型针对的是指令Cache部分。在Java处理器中，由于硬件直接执行Java字节码，因此指令Cache就是本实用新型所提到的字节码高速缓存。

现有的指令Cache通常是通过提高命中率、减小命中时间、降低未命中开销等方法提高访存平均性能，由于无法提前判断程序执行过程中访问哪条指令会出现未命中，因此程序最坏执行时间无法提前静态预测。也有通过指令预取提高指令存储器访问性能的，但主要目标也是提高平均性能，而且没有和Java处理器特点相结合。

现有技术中，也有针对实时Java处理器的字节码高速缓存机制。该机制在方法调用、返回时一次性地把将要用到的整个方法装入高速缓存，避免在执行时发生不命中。其优点是执行时间容易静态预测，存在的问题是装入的方法利用率低，方法调用和返回时处理器等待时间很长。

(三)发明内容

针对上述问题，本实用新型提供一种用于实时Java处理器的字节码高速缓存装置，使用该装置可以提高Java处理器的性能。

本实用新型装置的技术方案是这样的：

其包括字节码计数器、高速缓存读地址多路选择器、高速缓存写地址多路选择器、高速缓存读地址寄存器、高速缓存写地址寄存器、高速缓存读地址加法器、高速缓存写地址加法器、字节码可读比较器、字节码可写比较器、主存储器、高速缓存以及字节码寄存器；

字节码计数器用来保存以字节为寻址单位的待执行的字节码地址，该地址经过地址对齐操作之后送到高速缓存写地址多路选择器；

高速缓存读地址多路选择器及高速缓存写地址多路选择器的输出端分别连接字节码可读比较器的两个输入端，字节码可读比较器的输出端分别连接字节码寄存器以及高速缓存读地址寄存器的使能端；

字节码可读比较器用来判断高速缓存中是否有字节码可用，写地址大于读地址则有字节码可用，通过高速缓存读地址加法器将当前地址加1并在下一个时钟来时打入高速缓存读地址寄存器，同时由控制信号控制选择该地址作为输出；

主存储器的读地址输入连接到高速缓存写地址多路选择器的输出端，其数据输出连接到高速缓存的数据输入端；

高速缓存的读地址输入端连接于高速缓存读地址多路选择器的输出端，其写地址输入端连接于高速缓存写地址多路选择器的输出端，其数据输入端连接于主存储器的数据输出端，其数据输出端连接于字节码寄存器的输入端；

字节码寄存器的输出端连接到Java处理器的后续段；

高速缓存的读地址输入端及写地址输入端分别连接字节码可写比较器的两个输入端，字节码可写比较器的输出端连接高速缓存写地址寄存器的使能端；

字节码可写比较器用来判断高速缓存有无空间存放更多字节码，写地址不等于读地址时表示有空间存放更多字节码，通过高速缓存写地址加法器将当前地址加4并在下一个时钟来时打入高速缓存写地址寄存器，同时由控制信号控制选择该地址作为输出；

在控制流发生改变时，由控制信号分别控制高速缓存读地址多路选择器以及高速缓存写地址多路选择器，选择字节码计数器的地址为输出地址。

其进一步的技术方案为：