[实用新型]一种静电保护电路及集成电路

说明书

技术领域

本实用新型涉及集成电路制造领域，尤其涉及一种静电保护电路及集成电路。

背景技术

通常，集成电路很容易受静电的破坏，一般在输入、输出端子或电源保护中都会设计静电保护电路以防止内部电路因静电而受到损坏。

GGNMOS(Gate Grounded NMOS，栅极接地的N型金属氧化物晶体管)是一种广泛使用的静电保护结构。如图1所示为现有技术GGNMOS电路结构示意图，10为GGNMOS管，其中GGNMOS的漏极9连接输入输出端子7或电源，栅极8、源极6、衬底5接地，为保证一定的保护强度，将数个GGNMOS管10并联，称为多指并联的GGNMOS。

图2为多指并联的GGNMOS电路截面示意图；P型衬底28上为P阱27，所述P阱27上有衬底电阻25，其一端与三极管26的基极相连接，另一端与P+扩散区21相连接，三极管26的发射极和集电极分别连接N+扩散区22，P+扩散区21和N+扩散区22之间有场隔离23。在静电发生时，由于不同位置晶体管到P型阱控制的体电阻的不同会导致电路开启不均匀，在最中间的GGNMOS器件，由于其离P型阱控制最远，衬底电阻最大，最容易先于其他GGNMOS器件开启。当该离P型阱控制最远的GGNMOS器件开启时，其他GGNMOS器件还没有开启。

已有技术的静电保护电路中的GGNMOS器件不能均匀快速的开启，降低了静电保护电路的整体保护能力。

实用新型内容

本实用新型解决的现有技术问题是静电保护电路中的GGNMOS器件不能均匀快速的开启。

为解决上述技术问题，本实用新型提供如下技术方案：

一种静电保护电路，包括多指并联的GGNMOS管、第一电阻、在ESD发生时用来均匀快速导通GGNMOS管的导通电路模块；所述第一电阻的两端分别连接I/O端口和内部芯片，所述GGNMOS管的漏极连接I/O端口，其栅极连接导通电路模块的输出端，GGNMOS管的源极和衬底与地相连接，所述导通电路模块的两个输入端分别连接I/O端口和地。

进一步地，所述导通电路模块还包括PMOS管、NMOS管；所述PMOS管的栅极和衬底与电源连接，其漏极与I/O端口连接，其源极与GGNMOS管的栅极连接；NMOS管的栅极连接电源，其漏极与GGNMOS管的栅极连接，NMOS管的源极和衬底与地相连接。

进一步地，所述导通电路模块还包括第二电阻，所述第二电阻的两端分别与GGNMOS管的栅极和地相连接。

一种集成电路，包括以上任意一项所述结构的静电保护电路。

本实用新型提供的一种集成电路中的静电保护电路，当ESD发生时，即有一非常高的瞬时电压加到I/O端口，由于导通电路模块能够使得GGNMOS均匀快速的导通，从而增强了静电保护电路的整体静电保护能力，使芯片的可靠性更高，失效的可能性更小。

附图说明

图1是现有技术GGNMOS电路结构示意图；

图2是多指并联的GGNMOS电路截面示意图；

图3是本实用新型一实施例的静电保护电路原理框图；

图4是本实用新型另一实施例的静电保护电路原理图。

具体实施方式

为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图3是本实用新型实施例的静电保护电路原理框图；一种静电保护电路，包括多指并联的GGNMOS管、第一电阻R1、在ESD发生时用来均匀快速导通GGNMOS管的导通电路模块300；所述第一电阻R1的两端分别连接I/O端口30和内部芯片31，所述GGNMOS管的漏极302连接I/O端口30，其栅极301连接导通电路模块300的输出端，GGNMOS管的源极303和衬底304与地相连接，所述导通电路模块300的两个输入端分别连接I/O端口30和地。

当ESD发生时，即有一非常高的瞬时电压加到I/O端口30，由于导通电路模块300能够使得GGNMOS均匀快速的导通，从而增强了静电保护电路的整体静电保护能力，使芯片的可靠性更高，失效的可能性更小。