[实用新型]H.264高速亮度插值装置

权利要求书

1.H.264高速亮度插值装置，其特征在于包括参考缓存模块，寄存器输入控制模块，寄存器组，滤波器输入控制模块，N路6抽头滤波器，RAM缓存I/O控制模块，RAM缓存模块：

所述参考缓存模块以DMA模式从外部读取并保存当前亮度块插值处理所需参考像素矩阵；

所述寄存器输入控制模块连接参考缓存模块，RAM缓存模块及寄存器组，所述参考缓存模块为寄存器输入控制模块提供整像素点，所述RAM缓存模块为寄存器输入控制模块提供水平1/2像素点、垂直1/2像素点、对角线1/2像素点以及1/2像素中间点，寄存器输入控制模块根据当前时钟数控制寄存器组选择存储整像素点、水平1/2像素点、垂直1/2像素点、对角线1/2像素点或者1/2像素中间点；

所述寄存器组存储整像素点、1/2像素值及1/2像素中间值，为滤波器输入控制模块提供输入数据；

所述滤波器输入控制模块根据当前时钟数控制N路6抽头滤波器进行下列操作中：从所述寄存器组提供的整像素点计算并输出水平1/2像素点、垂直1/2像素点以及水平1/2像素中间点或垂直1/2像素中间点两种中的一种；从所述寄存器组提供的水平1/2像素点中间值或垂直1/2像素中间点计算并输出对角线1/2像素点；

所述N路6抽头滤波器在RAM缓存I/O控制模块下将水平1/2像素点、垂直1/2像素点、对角线1/2像素点或者1/2像素中间点保存在RAM缓存模块中。

2.如权利要求1所述H.264高速亮度插值装置，其特征在于所述当前亮度块大小为4×4，所述N等于4。

3.如权利要求1或2所述H.264高速亮度插值装置，其特征在于所述参考缓存模块由3块数据位宽为32bit，深度为18的1读1写双端口RAM组成，分别为第一RAM0，第二RAM1及第三RAM2。其中，9×9参考整像素矩阵中第0，3，6行整像素存放在RAM0中，第1，4，7行整像素存放在RAM1中，第2，5，8行整像素存放在RAM2中。从外部数据接口来看，所述参考缓存模块具有1个32bit宽度的写端口，3个32bit宽度的读端口。

4.如权利要求1或2所述H.264高速亮度插值装置，其特征在于所述6抽头滤波器分解为以下3级流水：第1级计算X＝(G+H)＜＜2+(G+H)，Y＝(F+I)＜＜2+(F+I)及Z＝(E+J)；第2级计算b1＝Z+(X＜＜2-Y)，b1_clip0＝(b1+16)＞＞5及b1_clip1＝(b1+512)＞＞10；第3级计算b_clip0＝Clip1Y(b1_clip0)及b_clip1＝Clip1Y(b1_clip1)；其中G点为整像素待插值点，E、F为离G点最近的左边两个整像素点，H、I、J为离G点最近的右边三个整像素点。

5.如权利要求1或2所述H.264高速亮度插值装置，其特征在于所述RAM缓存模块包括位宽为60bit，深度为9的1读1写第四RAM60×9和位宽32为bit深度为5的1读1写第五RAM32×5，其中，第四RAM60×9缓存水平1/2像素点中间值，水平1/2像素点及对角线1/2线像素点，第五RAM32×5缓存垂直1/2像素点

6.如权利要求1或2所述H.264高速亮度插值装置，其特征在于还包括插值输入控制模块和双向线性插值模块，所述插值输入控制模块根据当前时钟数从寄存器组中选取水平1/2像素点、垂直1/2像素点、对角线1/2像素点，并提供给双向线性插值模块，所述双向线性插值模块对进行双线性插值，计算得到1/4像素点。