[实用新型]一种半导体结构

说明书

技术领域

本实用新型涉及一种半导体结构，尤其涉及一种应用于偶数个半导体结构。

背景技术

同时参考图1与图2，图1是现有技术中半导体结构的示意图，图2是说明现有技术的工作实施例的示意图。如图1所示，一半导体结构10包含第一芯片11与第二芯片12。第一芯片11与第二芯片12包括三个极，其分别为源极、闸极、以及漏极，第一芯片11与第二芯片12的脚位定义依序为S1、G1、D1/D2、S2、G2。

如图2所示，将多个半导体结构10，如偶数个，在印刷电路板上布局时，除了第一芯片11与第二芯片12的安排与打线将多个半导体结构10连结外，现有技术是必需额外增加跳线13来达成。本例中应用四个半导体结构10，其皆包含第一芯片11与第二芯片12，且脚位定义依序为S1、G1、D1/D2、S2、G2。第二芯片12的S2可直接连结至VIN，当需要将第一芯片11的S1连结到GND时，则必需使用跳线13，才能够将所有S1有效的连结至GND。

由于半导体结构10内部第一芯片11与第二芯片12的安排及打线方式，使得在单层板PCB布局时，需加额外的跳线13，尤其在VIN及GND需要较大的铜箔面积时，除了须增加额外成本外，更可能使电器特性劣化。

实用新型内容

本实用新型的目的是提供一种半导体结构，用于解决现有技术中必须使用跳线才能够将两个完全相同的半导体结构在PCB上做连结的问题。

为了解决上述问题，本实用新型提供出一种半导体结构，该半导体结构包含一第二芯片与一第一芯片，其脚位定义依序为S2、G2、D2/D1、G1、S1；

一相对应的现有技术中半导体结构，包含该第一芯片与该第二芯片，其脚位定义依序为S1、G1、D1/D2、S2、G2；

当该半导体结构与该相对应的现有技术中半导体结构于一PCB做布局时，S1可直接连结于一GND，S2则可直接连结于一VIN。

该半导体结构与该相对应的现有技术中半导体结构是偶数或倍数。

该半导体结构与该相对应的现有技术中半导体结构包含相同数量的芯片。

本实用新型提出一种半导体结构，经过改良的半导体结构在PCB布局时，可以完全直接在PCB做连结，解决需藉由额外跳线辅助的问题。能够有效降低现有技术中技术的跳线成本，并减少电气特性产生噪声的干扰。

附图说明

图1是现有技术中半导体结构的示意图。

图2是说明现有技术中半导体结构的工作实施例的示意图。

图3是本实用新型的半导体结构的示意图。

图4是说明本实用新型的半导体结构的工作实施例的示意图。

具体实施方式

同时参考图3与图4。图3是本实用新型的半导体结构的示意图。图4是说明本实用新型半导体结构的工作实施例的示意图。如图3所示，本实用新型的半导体结构20包含一第二芯片12与一第一芯片11。第二芯片12与第一芯片11的脚位定义依序为S2、G2、D2/D1、G1、S1。

如图4所示，本实施例中的半导体结构10包含第一芯片与第二芯片，其脚位定义为S1、G1、D1/D2、S2、G2。当半导体结构20与半导体结构10进行打线与布局时，S1可直接连结至GND，而S2也能够直接连结至VIN。因此，完全解决额外跳线的问题。本实用新型适用于偶数个或倍数的半导体结构，此半导体结构包含两个芯片。

以上所述，仅为实用新型的最佳实施例而已，当不能依此限定本实用新型实施的范围。即凡本实用新型申请专利范围所作的均等变化与修饰，皆应仍属本实用新型专利涵盖的范围内。