[实用新型]一种数字通道接口测试仪无效

专利信息
申请号: 200920133629.8 申请日: 2009-07-13
公开(公告)号: CN201509205U 公开(公告)日: 2010-06-16
发明(设计)人: 孙宏利 申请(专利权)人: 深圳市泰利得通信技术有限公司
主分类号: H04L12/26 分类号: H04L12/26;H04L1/20
代理公司: 深圳市启明专利代理事务所 44270 代理人: 孙强
地址: 518000 广东省深*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 数字 通道 接口 测试仪
【说明书】:

技术领域

本实用新型涉及测试仪器,特别是指一种应用于2Mbit/s数字通道接口的数字通道接口测试仪,其包括控制单元、测试单元以及数据输出单元,该测试单元包括第一测试模块、第二测试模块以及时钟模块。

背景技术

随着科学技术的发展,数据网络技术也被人们广泛地应用于各种领域,然而为了保持数据传输的稳定性,市场上出现了一种用于检测数据传输状态的数据传输检测仪器。

现有的数据传输检测仪器主要用于SDH/SONET网络的故障测试与性能分析,并可以完成对全新数据网络ATM、POS、DWDM以及GigaE千兆以太网的测试维护,其操作简单,仪表采取模块化设计,用户可以根据测试需求灵活配置测试模块完成相应的测试工作。

现有的数据传输检测仪器具有操作简单、携带方便、性能价格比高、配置升级灵活等特点,可以用于SDH/SONET网络工程验收测试、故障维护测试以及对DWDM系统、线路再生器等设备进行性能测试。又现有的数据传输检测仪器具有灵活的软硬件设计,在一台仪表内集成了多种测试硬件接口,通过选择相应的测试模块,还可以完成ATM接口或POS接口测试以及千兆以太网接口和DWDM接口等测试工作。

然而,现有的2Mbit/s数据传输检测仪器主要是由2Mbit/s误码测试分析、数据存储、数据图形显示模块组成。该仪器是通过采用嵌入式设计技术,把FPGA、成帧器、LCD控制器等核心部件进行系统集成,并利用SOPC、LCD图形显示等现代电子系统设计技术的一种综合设计,具有功能强大、技术含量高、体积小、重量轻等特点,携带和操作十分方便,但是在使用时还存在着诸多的缺点,比如在同时对两台以上的数据传输仪器进行测试时,只有一台2Mbit/s数据传输检测仪器却不能够实现,其需要分别采用两台2Mbit/s数据传输检测仪器对两台数据传输仪器进行检测。

如上所述,现有的2Mbit/s数据传输检测仪器在使用时,由于其在同一时间内,只能对一台数据传输仪器进行检测,因此,当人们需要同时测试两台以上的数据传输仪器的数据时,就需要使用与其相对应数量的2Mbit/s数据传输检测仪器进行检测,使得操作复杂化,而且随着2Mbit/s数据传输检测仪器数量的增加导致,其成本相应提高,造成不必要的浪费。

发明内容

本实用新型提供一种数字通道接口测试仪,其包括控制单元、测试单元以及数据输出单元,该测试单元以及该数据输出单元是与该控制单元相连接的,而该控制单元是处理该测试单元传输的数据的,并借助与该控制单元相连接的显示单元显示该测试数据,该测试单元包括第一测试模块、第二测试模块以及时钟模块,借助该第二测试模块,使本实用新型可以同时对若干条2Mbit/s通道业务进行测试。

为了解决以上的技术问题,本实用新型所采取的技术方案是:

一种数字通道接口测试仪,其包括控制单元、测试单元以及数据输出单元,该测试单元以及该数据输出单元是与该控制单元相连接的,而该控制单元是处理该测试单元传输的数据的,并借助与该控制单元相连接的显示单元显示该测试数据。

其中,该控制单元包括处理模块、接收存储模块以及发送存储模块,该处理模块是与该接收存储模块以及该发送存储模块相连接的,且该处理模块还与该显示单元以及该数据输出单元相连接,而该接收存储模块是与该测试单元相连接的,且借助该接收存储模块存储来自该测试单元的数据信号。

而该测试单元是与该控制单元的该接收存储模块相连接的,该测试单元包括第一测试模块、第二测试模块以及时钟模块,该第一测试模块以及该第二测试模块与该时钟模块相连接,该第一测试模块包括接收端、抖动消除器以及成帧器,该接收端是与数字通道接口测试仪的第一端口相对应的,而该抖动消除器是与该时钟模块相连接的,且该抖动消除器还与该成帧器相连接,该成帧器是与该控制单元的该接收存储模块相连接的。

该第二测试模块是与该接收存储模块相连接的,该第二测试模块包括接收端、抖动消除器以及成帧器,其中,该接收端是与数字通道接口测试仪的第二端口相对应的,且与该抖动消除器相连接的,而该抖动消除器是与该成帧器以及该时钟模块相连接的,该成帧器还与该接收存储模块相连接。

又,该第一测试模块的该成帧器以及该第二测试模块的该成帧器为E1成帧器。

而该时钟模块包括内部时钟合成器以及外部时钟合成器,其中,该内部时钟合成器是与该第一测试单元的该抖动消除器以及该数据输出单元相连接的,而该外部时钟合成器是与该第二测试单元的该抖动消除器相连接的。

又,该外部时钟合成器还与该第二端口相对应,并借助该第二端口输出时钟信号。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市泰利得通信技术有限公司,未经深圳市泰利得通信技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200920133629.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top