[实用新型]防错误读写存储器

说明书

技术领域

本实用新型涉及一种存储器，尤其涉及一种能够防止错误读写的存储器结构。

背景技术

在ROM、EEPROM、FLASH、NAND FLASH以及OR FLASH等数据存储介质中，可存放用户的程序代码或保存下次调用的数据等。存储器在非升级下载的正常运行过程中，对于程序代码来说，一般是仅要读取；而对于数据来说，一般不但要被读取，同时也会被更新写入。在嵌入式的系统中，当系统受到了干扰，程序跑飞之后，往往会出现一些意想不到的情况，如果读写的地址线受到干扰，读错了数据的问题可能不会太大，但是把一些正常情况下只能读的空间写了错误的数据进去，结果会是灾难性的，比如把错误的数据写到了关键的代码区，会导致系统崩溃。

目前，对于这个问题，通常的解决办法是数据备份，或者是编写一些读写的协议，但是没有解决根本性的问题，即无法解决数据根据错误地址写入的问题，系统崩溃的威胁没有解决。

鉴于以上情况，有必要提供一种具有防错误读写功能的存储器，使数据的读写必须在一定的地址范围内，避免在错误的地址上读写数据。

实用新型内容

本实用新型的技术方案包括：

一种防错误读写存储器，包括一存储区、一编辑使能端、一写使能端、一地址端及一数据端，所述存储器还包括一用于数据地址范围判定的读写控制电路，所述读写控制电路分别与所述存储区、编辑使能端、写使能端、地址端及数据端连接。

所述防错误读写存储器，其中，所述读写控制电路包括一第一寄存器，其使能端与所述编辑使能端连接，输入端与所述数据端连接；一第二寄存器，其使能端与所述编辑使能端连接，输入端与所述数据端连接；一第三寄存器，其输入端与所述地址端连接；一第一比较器，其两输入端分别连接所述第一和第三寄存器的输出端；一第二比较器，其两输入端分别连接所述第二和第三寄存器的输出端；一第一与门，其两输入端分别连接所述第一和第二比较器的输出端；和一第二与门，其两输入端分别连接所述第一与门和写使能端，输出端与所述存储区连接。

所述防错误读写存储器，其中，所述存储区包括程序区和数据区，所述第一寄存器存储所述数据区的低地址，所述第二寄存器存储所述数据区的高地址。

本实用新型所提供一种防错误读写存储器，包括一用于数据地址范围判定的读写控制电路，使数据的读写操作始终在一定的地址范围内进行，避免在错误的地址上读写数据。

附图说明

图1为本实用新型防错误读写存储器较佳实施方式的框图。

具体实施方式

以下结合附图，将对本实用新型的各较佳实施例进行更为详细的说明。

如图1所示，一种防错误读写存储器10包括存储区12、编辑使能端PE、写使能端WE、地址端ADD、数据端DARA以及用于数据地址范围判定的读写控制电路，所述读写控制电路分别与所述存储区12、编辑使能端PE、写使能端WE、地址端ADD及数据端DATA连接。

所述读写控制电路包括三个寄存器142、144及146、两个比较器162和164以及两个与门182和184，所述寄存器142为低地址寄存器，其使能端与所述编辑使能端PE连接，输入端与所述数据端DATA连接；所述寄存器144为高地址寄存器，其使能端与所述编辑使能端PE连接，输入端与所述数据端DATA连接；所述寄存器146为地址寄存器，其输入端与所述地址端ADD连接；所述比较器162的两输入端分别连接所述寄存器142和146的输出端；所述比较器164的两输入端分别连接所述寄存器144和146的输出端；所述与门182的两输入端分别连接所述比较器162和164的输出端；所述与门184的两输入端分别连接所述与门182和写使能端WE，输出端与所述存储区12连接。

在本较佳实施方式的存储器10中，所述存储区12进一步包括程序区和数据区，数据写操作都由写使能端WE来控制，低地址寄存器用于存放数据区的低地址，在下载烧录时写入，即编辑使能端PE有效(为高)时才能写入；高地址寄存器用于存放数据区的高地址，在下载烧录时写入，即编辑使能端PE有效(为高)时才能写入；地址寄存器在系统运行期间动态存放地址，以备后面参与地址运算；比较器162执行低地址寄存器与输入地址的比较，如果输入地址大于等于低地址寄存器的值，输出为1(高)，否则输出0(低)；比较器164执行高地址寄存器与输入地址的比较，如果输入地址小于高地址寄存器的值，输出为1，否则输出0。