[实用新型]一种用于等离子体反应室的升降销

说明书

本申请是申请日为2007年10月29日、申请号为200720181419.7且实用 新型名称为“一种用于等离子体反应室的升降销”的实用新型专利申请的分案 申请。

技术领域

加工超大规模集成(ULSI)半导体晶片使用的光刻掩膜的制作，要求比 半导体晶片加工更加高的蚀刻均匀度。在石英掩膜上，单一掩膜图案通常占据 4英寸见方的面积。掩膜图案的图像聚焦到晶片上的单一模具(一英寸见方) 区域并且然后横穿晶片，为每个模具形成单一图像。在将掩膜图案蚀刻成为石 英掩膜之前，通过扫描电子束把该掩膜图案写入光致抗蚀剂，耗时的加工使掩 膜费用非常高。横跨掩膜表面的掩膜蚀刻工艺是不均匀的。而且，电子束书写 光致抗蚀剂图案本身是非均匀的，并且表明，在晶片上在45nm特征尺寸的情 况下，横跨整个掩膜的临界尺寸(例如，线宽)中有差不多2-3nm的变化。 (例如，该变化为所有测量线宽的3σ差异)。在光致抗蚀剂临界尺寸中的这 种非均匀性典型地在不同掩膜来源和顾客间改变。为了满足当前需求，掩膜蚀 刻工艺必须不使该改变增加超过1nm，所以在蚀刻的掩膜图案中的改变不能超 过3-4nm。这些严格的要求起因于在石英掩膜图案中使用衍射作用以在晶片上 获得明显的图像。使用当前的技术难以满足这种要求。对于可能涉及22nm晶 片特征尺寸的将来的技术，将变得甚至更难。蚀刻偏差现象增加了这种困难， 其中在掩膜蚀刻期间的光刻图案的损耗导致在石英掩膜上蚀刻图案中的线宽 (临界尺寸)的缩小。这些困难是在掩膜蚀刻工艺中固有的，因为相对于光致 抗蚀剂的典型掩膜材料(例如，石英、铬、钼硅化物)的蚀刻选择性典型小于 1，因此在掩膜蚀刻工艺期间蚀刻掩膜光致抗蚀剂图案。

通过精确定义的深度，一些掩膜图案要求蚀刻周期性的开口进入石英掩 膜，这对获得在通过掩膜的晶片曝光过程中的干涉光束的非常精确的相位对准 是关键的。例如，在一个类型的相移掩膜中，由具有细石英线的铬线定义每个 线，该细石英线在铬线的每一侧上曝光，在一侧上的石英线被蚀刻成精确的深 度，相对于穿过在该铬线的另一侧上的未蚀刻石英的光提供光的180度相移。 为了精确的控制在石英中的蚀刻深度，必须通过定时的中断该工艺以测量在石 英中的蚀刻深度严密的监控蚀刻工艺。每个这种检查需要从掩膜蚀刻反应器室 移除掩膜、移除光致抗蚀剂、测量蚀刻深度并且然后根据用掉的蚀刻工艺时间 估计为了到达目标深度剩余的蚀刻工艺时间，沉积新的光致抗蚀剂，在抗蚀剂 上电子束书写掩膜图形，再引入掩膜到掩膜蚀刻室中去并且重新启动蚀刻工 艺。假定蚀刻速度保持稳定和均匀评估达到需要深度的剩余蚀刻时间的蚀刻， 因此是不可靠的评估。这种繁琐的工艺的问题包括低生产率和高成本以及增加 在光致抗蚀剂图案中引入污染或故障的机会。然而，由于精确控制蚀刻深度的 需要，这里似乎没有必要围绕这种问题。

在临界尺寸变化上的小的容忍度要求在整个掩膜表面上蚀刻速率极均匀 分布。在石英材料中需要精确蚀刻深度的掩膜中，存在有两个临界尺寸，一个 为线宽并且另一个为蚀刻深度。两种类型的临界尺寸的均匀性要求横跨掩膜的 均匀蚀刻速率分布。通过使用源功率施用器，在蚀刻速率分布上的非均匀性可 减小到一定程度，该源功率施用器可改变等离子体离子密度的射线分布，例如 由在晶片上的内部和外部线圈天线组成的电感源功率施用器。然而，这样一种 方法可仅用于对称的非均匀性，即中心-高或中心-低蚀刻速率分布。实际上， 在每个速率分布上的非均匀性可为不对称的，例如在掩膜一个角上的高蚀刻速 率，等。更基本的限制是该掩膜蚀刻工艺易于具有如此严格地蚀刻速率的中心 -低分布，该蚀刻速率为可调的特征，这样一种电感源功率施用器具有内部和 外部线圈，不能够转换蚀刻速率分布到中央-低状态之外。

对于非均匀蚀刻速率分布的另一挑战是蚀刻速率分布易于在相同配置的 不同反应器中有很大的变化，并且当关键部件和可消耗元件被替换时，例如阴 极的替换，可能在同一反应器之内有很大的变化，。该蚀刻速率分布对在替换 部分的特征中的小的改变呈现高敏感度，该替换部分具有依据可消耗的替换的 不可预料的变化。

另一挑战是当升降销毁坏或不适合使用时在反应器内替换升降销。如果不 使用深度计和/或接合件，不容易替换传统的升降销，这可证明由于反应器的 限制，其难以接近和移除。

因而，所需要的是不必显著拆卸反应器容易移出和替代的升降销。

发明内容