[发明专利]时序改善电路无效
| 申请号： | 200910302891.5 | 申请日： | 2009-06-03 |
| 公开（公告）号： | CN101908878A | 公开（公告）日： | 2010-12-08 |
| 发明（设计）人： | 陈齐杰 | 申请（专利权）人： | 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司 |
| 主分类号： | H03K19/0175 | 分类号： | H03K19/0175;G06F1/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518109 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 时序 改善 电路 | ||
1.一种时序改善电路，包括一第一信号传送电路，所述第一信号传送电路将电源良好信号传送至主板上的芯片组，电脑关机时，所述电源良好信号在休眠控制信号跳变为低电平后经过延时跳变为低电平，其特征在于：所述时序改善电路还包括一发送所述休眠控制信号的第二信号传送电路，在所述延时时间内，所述第二信号传送电路将低电平的休眠控制信号传送至所述芯片组用于接收所述电源良好信号的接口。
2.如权利要求1所述的时序改善电路，其特征在于：所述时序改善电路还包括一非门组合电路，所述非门组合电路包括两个串接的非门，所述第一信号传送电路及第二信号传送电路均通过所述非门组合电路接至所述芯片组。
3.如权利要求2所述的时序改善电路，其特征在于：所述第一信号传送电路包括一第一晶体管及一第二晶体管，所述第一晶体管及所述第二晶体管均为为NPN型三极管。
4.如权利要求3所述的时序改善电路，其特征在于：所述第一晶体管的基极接入所述电源良好信号，所述第一晶体管的集电极接一备份电源，所述第一晶体管的发射极接地；所述第二晶体管的基极与所述第一晶体管的集电极相连，所述第二晶体管的集电极接另一备份电源并与所述非门组合电路的输入端相连，所述第二晶体管的发射极接地。
5.如权利要求4所述的时序改善电路，其特征在于：所述第二信号传送电路包括一第三晶体管及一第四晶体管，所述第三晶体管接入所述休眠控制信号，所述第四晶体管连接于所述第三晶体管及所述非门组合电路之间。
6.如权利要求5所述的时序改善电路，其特征在于：所述第三晶体管为NPN型三极管，所述第三晶体管的基极接所述休眠控制信号，集电极接所述备份电源，发射极接地。
7.如权利要求6所述的时序改善电路，其特征在于：所述第四晶体管为N沟道增强型MOS管，其栅极与所述第三晶体管的集电极相连，漏极与所述第二晶体管的集电极相连，源极接地。
8.如权利要求7所述的时序改善电路，其特征在于：所述非门组合电路的输入端与所述第二晶体管的集电极及所述第三晶体管的漏极相连，输出端与所述芯片组用于接收所述电源良好信号的接口相连。
9.如权利要求1所述的时序改善电路，其特征在于：所述芯片组为北桥芯片组及南桥芯片组。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司，未经鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910302891.5/1.html，转载请声明来源钻瓜专利网。
