[发明专利]I2C总线信号采集装置

权利要求书

1.一种I2C总线信号采集装置，用于对一I2C总线的时钟信号线及数据信号线上的数据信号进行采集，所述I2C总线信号采集装置包括：

一第一缓冲器，用于接收所述I2C总线的时钟信号线及数据信号线上的数据信号，并对所述数据信号进行缓冲锁存后输出；

一第一存储器，用于接收并存储经所述第一缓冲器缓冲锁存后的I2C总线的时钟信号线上的数据信号；

一第二存储器，用于接收并存储经所述第一缓冲器缓冲锁存后的I2C总线的数据信号线上的数据信号；

一触发电路，用于接收所述I2C总线的时钟信号线及数据信号线上的数据信号，并在接收到的数据信号处于上升沿或下降沿时输出一触发信号；

一第二缓冲器，用于接收所述触发信号，并对所述触发信号进行缓冲锁存后输出；

一累加器，用于接收经所述第二缓冲器缓冲锁存后的触发信号，并在接收到所述触发信号时控制所述第一及第二存储器的数据地址位加1，以使所述第一及第二存储器依次存储所述I2C总线的时钟信号线及数据信号线上的数据信号；及

一微控制器，用于接收一电脑主机发出的控制命令，以控制所述第一存储器及第二存储器采集并存储所述I2C总线上的数据信号并将存储的数据传输给所述电脑主机。

2.如权利要求1所述的I2C总线信号采集装置，其特征在于：所述第一缓冲器接收所述I2C总线的时钟信号线及数据信号线上的信号是通过一信号采集连接器连接至所述I2C总线的连接器上实现的。

3.如权利要求1所述的I2C总线信号采集装置，其特征在于：所述I2C总线信号采集装置还包括一通信接口，所述微控制器通过所述通信接口接收所述电脑主机的命令来控制所述第二缓冲器、所述第一及第二存储器及所述累加器的工作状态。

4.如权利要求1所述的I2C总线信号采集装置，其特征在于：所述触发电路包括第一至第四触发器及一或门电路，所述第一触发器的时钟引脚与所述I2C总线的时钟信号线相连，所述第一触发器的清除引脚通过一非门与所述I2C总线的时钟信号线相连；所述第二触发器的时钟引脚通过一非门与所述I2C总线的时钟信号线相连，所述第二触发器的清除引脚通过一非门与其上的时钟引脚相连；所述第三触发器的时钟引脚与所述I2C总线的数据信号线相连，所述第三触发器的清除引脚通过一非门与所述I2C总线的数据信号线相连；所述第四触发器的时钟引脚通过一非门与所述I2C总线的时钟信号线相连，所述第四触发器的清除引脚通过一非门与其上的时钟引脚相连，所述第一至第四触发器的输出端连接至所述或门电路的输入端，所述或门电路的输出端连接所述第二缓冲器的输入端。

5.如权利要求1所述的I2C总线信号采集装置，其特征在于：所述微控制器控制所述第二缓冲器处于使能状态时触发所述第一及第二存储器进行读操作，以使所述第一及第二存储器在所述累加器接收到所述触发信号时接收从所述第一缓冲器输出的数据；所述微控制器控制所述第二缓冲器处于失效状态时触发所述第一及第二存储器进行写操作，以将在读操作时接收的数据传输至所述微控制器。

6.如权利要求5所述的I2C总线信号采集装置，其特征在于：所述I2C总线信号采集装置还包括一读写控制电路，所述读写控制电路接收所述微控制器的控制信号及所述第二缓冲器输出的触发信号，以控制所述第一及第二存储器进行读操作，并通过所述微控制器发出的控制信号控制所述第一及第二存储器在写状态时不接收从所述第一缓冲器输出的数据。

7.如权利要求6所述的I2C总线信号采集装置，其特征在于：所述读写控制电路包括一与门，所述与门的两输入端分别连接所述微控制器的一数据引脚及所述第二缓冲器的输出端，所述与门的输出端连接至所述第一存储器及第二存储器的读使能引脚，所述与门的输出端输出高电平信号时所述第一及第二存储器处于读状态，以接收从所述第一缓冲器输出的数据。

8.如权利要求5所述的I2C总线信号采集装置，其特征在于：所述第一存储器及第二存储器的数据输出端分别连接至所述微控制器的第一及第二数据引脚，所述第一存储器及第二存储器的写使能引脚分别连接至所述微控制器的第三及第四数据引脚，所述第三及第四数据引脚输出高电平时所述第一及第二存储器处于写状态，以通过数据输出端输出数据至所述微控制器。