[发明专利]双通道时间交错型模数转换器中的误差估计与校正

权利要求书

1.一种双通道时间交错型模数转换器(ADC)系统，包括：

时钟信号发生器，用于以频率f和周期T来产生时钟信号；

耦合到所述时钟信号发生器的第一ADC，所述第一ADC在所述时钟信 号的奇数周期上对输入信号进行采样和保持，以提供第一数字信号；

耦合到所述时钟信号发生器的第二ADC，所述第二ADC在所述时钟信 号的偶数周期上对所述输入信号进行采样和保持，以提供第二数字信号；

耦合成接收所述第一和第二数字信号的误差测量模块，所述误差测 量模块基于所述第一和第二数字信号产生误差信号；

耦合成接收所述误差信号的适应性处理器，所述适应性处理器基于 所述误差信号来估计所述第一和第二ADC之间的偏置、增益和采样时间误差中 的至少一个，所述适应性处理器反馈与所估计的误差相对应的校正信号以校正 所述第一和第二ADC中的至少一个的偏置、增益和采样时间误差之一；以及

多路复用器，用于使所述第一和第二数字信号交错以形成所述输入 信号的数字表示。

2.如权利要求1所述的系统，其特征在于，

所述第一ADC和第二ADC是电荷域管线ADC，并且所述校正信号是通过电 荷域管线ADC的输入级进行反馈的。

3.如权利要求1所述的系统，其特征在于，

所述适应性处理器通过测量基于干扰音调的误差信号，来估计偏置误差， 所述干扰音调取决于所述第一和第二ADC之间的振幅偏置之差。

4.如权利要求1所述的系统，其特征在于，

所述适应性处理器通过测量基于所述第一和第二数字信号的功率之差的 误差信号，来估计增益误差。

5.如权利要求1所述的系统，其特征在于，

所述适应性处理器通过确定所述第一和第二数字信号之间的关联，来估计 采样时间误差。

6.如权利要求1所述的系统，其特征在于，

所述适应性处理器按顺序地处理偏置、增益和采样时间误差。

7.如权利要求6所述的系统，还包括：

耦合到所述适应性处理器的多个查询表（LUT），

其中，所述校正信号基于所述LUT的地址，并且

每一个LUT包含用于控制所述第一和第二ADC中的至少一个的偏置设置、 增益设置或延迟设置之一的数值。

8.如权利要求6所述的系统，还包括：

多个数模转换器（DAC），

其中，所述校正信号被提供给所述DAC，并且

每一个DAC控制所述第一和第二ADC中的至少一个的偏置设置、增益设 置或延迟设置之一。

9.如权利要求1所述的系统，还包括：

另外的适应性处理器，

所述另外的适应性处理器配置成并行地处理偏置、增益和采样时间误差。

10.如权利要求1所述的系统，其特征在于，

所述适应性处理器包括：

用于确定所述误差信号的符号的正负号函数模块；

用于使所述误差信号的符号乘以地址步长的乘法器；

用于对所述乘法器的输出进行求和以及延迟的反馈环路；以及

用于对所述反馈环路的输出进行舍入的舍入模块。

11.如权利要求10所述的系统，其特征在于，

所述误差测量模块包括：

用于对所述第一和第二数字信号取差值的减法器；以及

用于对所述减法器的输出进行求和以及延迟从而提供所述误差信号 的反馈环路。

12.如权利要求10所述的系统，其特征在于，

所述误差测量模块包括：

用于对所述第一数字信号求平方的第一乘法器；

用于对所述第二数字信号求平方的第二乘法器；

用于对来自所述第一和第二乘法器的输出取差值的减法器；以及

用于对所述减法器的输出进行求和以及延迟从而提供所述误差信号 的反馈环路。