[发明专利]信息处理装置、缓冲器控制方法和计算机程序

说明书

技术领域

本发明涉及信息处理装置、缓冲器控制方法和计算机程序。 

背景技术

图像拾取装置(如数字照相机)通常使用如CCD(电荷耦合器件)或CMOS(互补金属氧化半导体)成像器的固态图像拾取设备作为图像拾取设备。具体地，CMOS成像器可以高速读出数据，并且适于要求高速性能的实时处理的实现。 

当从前端将图像数据读入相机系统LSI并且执行图像处理时，从前端输出的图像数据首先输出到相机信号处理器，并且经历各种相机信号处理。此时，相同的图像数据也从前端输出到图像信号检测器，其用于对检测到的由相机拍摄的图像信号执行处理。由相机信号处理器处理的图像数据通过存储器控制器输出到数据总线，并且经由存储器接口(以下也称为“存储器I/F”)输出到图像存储器，并且暂时存储在其中。暂时存储在图像存储器中的图像数据通过存储器控制器再次经由存储器I/F从图像存储器输出到数据总线。此后，将图像数据输入到监视器接口(以下也称为“监视器I/F”)用于显示或输出到图像压缩器/解压缩器，然后在对其执行预定图像处理后，经历用于将其输出到外部监视器的处理或记录处理。 

当实践这种数据流程时，数据总线由多个图像处理块共享，因此需要注意数据总线带宽的使用。具体地，当图像数据以高速从CMOS成像器读出并暂时存储在图像存储器中以便实现要求高速性能的实时处理时，存在数据总线带宽的使用可能瞬时大幅度增加的问题。在这种情况下，其它图像处理块或微计算机不能使用数据总线，因此降低了处理效率。此外，数据总线带宽的使用的瞬时和大幅度的增加导致LSI内的功耗的峰值的增加，因此从电源方面不能确保稳定操作。 

为了克服这种困难，在日本未审专利申请公开No.2002-135663中公开了一种方法，用于将FIFO数据缓冲器插入在外部输入部分和数据处理器之间，通过FIFO数据缓冲器暂时接收输入数据，并且控制从缓冲器的输出速率。利用这种方法，可以比较FIFO数据缓冲器中的剩余数据量和输入数据量，以便确定与该比较结果对应的输出数据速率的增加或减少，并且以阶段性(phased)方式传输数据，因此对数据速率控制是有效的。

此外，在日本未审专利申请公开No.H10-322571中公开了一种方法，用于通过具有图像处理的共同线缓冲器控制、通过对图像处理共享线存储器并且瞬时执行输入图像数据的镜面反向处理，执行相机信号处理所需的输入图像数据处理。 

发明内容

然而，存在这样的困难：日本未审专利申请公开No.2002-135663中的方法要求安装如数据速率确定器和速度转换器的电路，并且应当实现适于速率确定和速度转换的算法开发和实现方法。 

然后，考虑前述问题，期望提供一种新颖的和改进的信息处理装置、缓冲器控制方法和计算机程序，能够发出以高速从固态图像拾取设备读出的图像数据而不增加数据总线带宽的瞬时使用。 

根据本发明的实施例，提供了一种信息处理装置，包括：缓冲器，用于保持从图像拾取设备逐行输出的图像数据；写入使能生成器，用于生成写入使能信号，该写入使能信号指示通过其将图像数据逐行写入缓冲器的时序；加法器，用于按照每个参考时钟将读取频率设置值相加，该读取频率设置值确定写入缓冲器中的图像数据的读出频率；以及读取使能生成器，用于基于读取频率设置值的相加值生成读取使能信号，该读取使能信号指示通过其逐行读出写入缓冲器中的图像数据的时序。 

根据本发明，基于根据读取频率设置值的相加值生成的读取使能信号，逐行读出写入缓冲器中的图像数据。以此方式，通过使用读取频率设置值的相加值，可以容易地控制图像数据的读出处理中的数据总线带宽的使用。因为这个原因，可以减少数据总线带宽的瞬时使用，并且可用的数据总线带宽可以被其它图像处理块或微计算机使用，从而实现增加处理效率。 

这里，当所述读取频率设置值的相加值超过预定值时，所述读取使能生成器可以生成读取使能信号。此时，所述加法器从相加值中减去所述预定值。 

此外，还可以包括设置值存储器，用于在将读取频率设置值与图像拾取 设备成像图像的成像模式相关联的同时存储读取频率设置值。此时，还可以包括改变器，用于根据成像模式改变读取频率设置值。 

此外，图像数据的读取频率越高，可以将读取频率设置值设置越大。 

此外，可以设置读取频率设置值，使得从缓冲器读出图像数据的读取速率大于将图像数据写入缓冲器的写入速率。