[发明专利]外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法

说明书

本发明涉及一种外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方 法。

外延涂覆的硅晶片适用于半导体工业，尤其适用于制造大规模集成电 子元件，如微处理器或存储芯片。现代微电子技术对原材料(基板)在总体及 局部平直度、厚度分布、单面基准的局部平直度(纳米形貌)及无缺陷性方面 具有严苛的要求。

总体平直度涉及减去待确定的边缘排除部分(edge exclusion)的半导体 晶片的整个表面。总体平直度可由GBIR(“总体的背面基准的理想平面/范 围(global backsurface-referenced ideal plane/range)”＝半导体晶片整个正面 与参考背面的理想平面的正误差及负误差)描述，GBIR对应于以前常用的 TTV(“总厚度变化”)规格。

现在依照SEMI标准将以前常用的LTV(“局部厚度变化”)规格称作 SBIR(“位点的背面基准的理想平面/范围(site backsurface-referenced ideal plane/range)”＝确定尺寸的单个元件区域与背面基准的理想平面的正误差 和负误差)，并且对应于元件区域(“位点”)的GBIR或TTV。因此，与总体 平直度GBIR相反，SBIR是指晶片上确定的区域，例如尺寸为26×8mm²的测量窗口的区域网格的片段(位点几何形状)。最大的位点几何形状值 SBIR_max是指硅晶片上加以考虑的元件区域的最大SBIR值。

测定最大位点基准的平直度或几何值(如SBIR_max)时，通常考虑例如为 3mm的特定边缘排除部分(EE＝“边缘排除部分”)。硅晶片上位于名义上的边 缘排除部分以内的区域通常称作“固定品质区”，缩写为FQA。一部分区域 位于FQA以外但其中心位于FQA以内的那些位点称作“部分位点”。测量最 大局部平直度时通常不涉及“部分位点”，而是仅涉及所谓的“全体位点”，即 完全位于FQA以内的元件区域。为了能够比较最大平直度值，说明边缘排 除部分及FQA的尺寸等是否考虑了“部分位点”是至关重要的。

此外，在优化成本方面，目前通常不会例如仅仅由于元件区域超过元 件制造商所规定的SBIR_max值而拒收硅晶片，而是允许具有更高数值的元件 区域的特定百分比，如1％。位于或允许低于几何形状参数的特定极限值的 位点的百分比通常由PUA(“可用区域百分比”)值表示，例如在SBIR_max值小 于或等于0.7μm且PUA值为99％的情况下，99％位点的SBIR_max值小于或 等于0.7μm，同时允许1％的位点具有更高的SBIR值(“芯片产率”)。

依照现有技术，硅晶片是按照以下加工顺序制造的：将硅单晶切割成 晶片，使机械敏感边缘变圆，实施研磨步骤，如磨削(grinding)或研磨 (lapping)，然后抛光。EP 547894A1描述了一种研磨法；专利申请EP 272531 A1及EP 580162A1中请求保护磨削法。

最终平直度通常是通过抛光步骤实现的，如果合适，在抛光之前借助 蚀刻步骤除去干扰性的晶体层并去除杂质。例如DE 19833257C1公开了一 种合适的蚀刻法。传统单面的抛光法通常导致平面平行度较差，而作用在 双面的抛光法(“双面抛光”)可制得具有改进的平直度的硅晶片。

因此，对于经抛光的硅晶片，还可尝试通过合适的加工步骤，如磨削、 研磨及抛光，以达到所需的平直度。

然而，硅晶片的抛光经常造成平整硅晶片的厚度朝边缘方向降低(“边缘 下降(edge roll-off)”)。蚀刻方法还倾向于使待处理的硅晶片在边缘处被更大 程度地侵蚀并产生此类边缘下降现象。

为克服该现象，通常将对硅晶片实施凹面抛光。凹面抛光的硅晶片中 心较薄，厚度朝边缘方向增加，而更外部的边缘区域的厚度降低。

DE 19938340C1描述了在单晶硅晶片上沉积具有相同晶体取向的单晶 硅层，即所谓的外延层，随后在该层上形成半导体元件。与由均匀材料制 成的硅晶片相比，此类系统的优点例如是：防止双极性CMOS电路内的电 荷逆转现象、元件短路(“闩锁”问题)，更低的缺陷密度(例如降低COP(“晶 体原生颗粒”)的数量)以及不存在值得注意的氧含量，因此可排除因元件相 关区域内的氧析出物造成的短路风险。