[发明专利]液晶显示装置

说明书

技术领域

本发明涉及液晶显示装置，尤其涉及液晶显示装置的像素阵列。

背景技术

请参阅图1至图3所示，现有技术提供了一种液晶显示装置的像素阵列，该像素阵列包括多个以阵列方式排列的子像素阵列1，各个子像素阵列1包括四个像素电极11A、11B、11C和11D、四个薄膜晶体管12A、12B、12C和12D、一条数据线S11和依序排列的四条扫描线G11至G14组成的两行两列的结构，在该结构中，每一薄膜晶体管的漏极与一像素电极连接，每一行的像素电极通过薄膜晶体管的栅极分别连接两条扫描线而形成双扫描线结构(dual gate)，具体的，像素电极11A和11B分别通过薄膜晶体管12A、12B连接于扫描线G11和G12，像素电极11C和11D分别通过薄膜晶体管12C、12D连接于扫描线G14和G13，四个薄膜晶体管的源极共用一条数据线，具体的，第一列的像素电极11A和11D通过薄膜晶体管12A和12D的源极与数据线S11连接且位于数据线S11的左侧，第二列像素电极11B和11C通过薄膜晶体管12B、12C与数据线S11连接且位于数据线S11的右侧。图1仅仅是示意图，表示出了由六个子像素阵列1组成的4行6列的像素阵列，在实际生产工艺中，液晶显示装置的像素阵列是由多个子像素阵列1组成。

请参阅图1、图2和图3，以Vcom(公共电极)直流，“two dot inersion”(两点一组，极性反转)的情况为例，对上述子像素阵列1组成的像素阵列的显示过程如下：首先打开扫描线G11，扫描线G11打开连接于扫描线G11的第一行第一列、第三列和第五列的薄膜晶体管对像素电极11A充电，充电完成后，数据线S11、S12和S13的数据输入像素电极11A；接着，关闭扫描线G11，扫描线G12打开薄膜晶体管而对第一行第二列、第四列和第六列的像素电极11B充电，在对像素电极11B充电的过程中，第一列和第二列之间因为有数据线S11，两列的距离做得较大，寄生电容(图中未示)的影响较小，可以忽略，而在第二列和第三列之间因为没有数据线，为了提高开口率，将两列的距离做得较小，寄生电容12影响较大，因此，第一行第二列、第四列的像素电极11B的电压会影响第一行第三列、第五列的像素电极11A上的电压使得像素电极11A的电压发生变化(比如减小)，从而，第一行第三列、第五列的像素电极11A的灰阶升高，第一行的像素电极11B充电完成后，数据线S 11、S12和S 13的数据输入像素电极11B，然后关闭扫描线G12，打开扫描线G13，扫描线G13通过薄膜晶体管对第二行第一列、第三列和第五列的像素电极11D充电，数据线S11的数据输入像素电极11D，然后打开扫描线G14对第二行的第二列、第四列和第六列的像素电极11C充电，同样的，在对第二行的第二列、第四列和第六列的像素电极11C充电的过程中，第二列、第四列和第六列的像素电极11C通过寄生电容而影响第二行第三列和第五列的像素电极11D的电压使得像素电极11D的灰阶升高。

从上述分析中，发生灰阶变化的像素电极为第一行第三列和第五列的像素电极11A和第二行的第三列和第五列的像素电极11D，而第一行的第二列和第四列以及第二行的第二列和第四列不发生灰阶变化，以此类推，在整个像素阵列中，总是奇数列上的像素电极的电压变化而使得灰阶发生变化，而偶数列上灰阶不发生变化，因此，发生灰阶变化的像素集中在一列上，从宏观上看，在液晶显示装置中的显示屏上会因为周期性灰阶不均而出现竖条。

另外，为了降低寄生电容的影响而产生竖条的现象，目前，会加大相邻两列像素之间的距离，以减小寄生电容的影响，但是，这样，会降低开口率。

发明内容

本发明解决的技术问题是液晶显示装置的周期性灰阶不均引起竖条现象以及加大两列像素之间的距离而影响开口率的问题。

为解决上述问题，本发明提供一种液晶显示装置，包括由多个以阵列方式排列的子像素阵列构成的像素阵列，各个子像素阵列包括四个像素电极、四个薄膜晶体管、一条数据线和依序排列的四条扫描线组成的两行两列像素的结构，所述四个薄膜晶体管的源极共用所述数据线，每一薄膜晶体管的漏极连接一像素电极，其中一列的两个薄膜晶体管的栅极分别与中间的两条扫描线连接，另外一列的两个薄膜晶体管的栅极与另外两条扫描线连接，所述液晶显示装置驱动时，依次扫描所述四条扫描线。

可选地，所述各个子像素阵列结构相同。

可选地，与中间的两条扫描线连接的薄膜晶体管位于整个像素阵列的奇数列，与另外两条扫描线连接的薄膜晶体管位于整个像素阵列的偶数列。