[发明专利]一种制备体硅围栅金属半导体场效应晶体管的方法有效
申请号: | 200910243780.1 | 申请日: | 2009-12-24 |
公开(公告)号: | CN102110648A | 公开(公告)日: | 2011-06-29 |
发明(设计)人: | 宋毅;周华杰;徐秋霞 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/336 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周长兴 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 制备 体硅围栅 金属 半导体 场效应 晶体管 方法 | ||
1.一种基于准平面工艺制备体硅围栅纳米线金属半导体场效应晶体管的方法,其主要步骤是:
1)N阱和P阱形成;
2)场区光刻,场区注入,局部氧化隔离或浅槽隔离;
3)垫积缓冲SiO2氧化层/SiN介质层;
4)正性电子束曝光并刻蚀介质层形成凹槽;
5)垫积缓冲SiO2氧化层和SiN并刻蚀形成侧墙;
6)各向同性刻蚀Si;
7)第一步干氧氧化;
8)湿法腐蚀去除剩余的SiN;
9)第二步干氧氧化形成纳米线;
10)垫积并各向异性刻蚀硅酸四乙酯或低温垫积氧化物,然后平坦化表面;
11)湿法刻蚀各向同性释放纳米线;
12)淀积栅介质;
13)淀积栅电极材料;
14)各向异性刻蚀栅电极;
15)各向同性刻蚀栅电极;
16)源漏延伸区注入;
17)各向同性淀积SiN并各向异性刻蚀形成侧墙;
18)源漏深注入;
19)形成硅化物;
20)金属化。
2.根据权利要求1所述的方法,其中,所述步骤3中淀积缓冲SiO2氧化层厚度为5-50nm,垫积SiN厚度为20-800nm。
3.根据权利要求1所述的方法,其中,所述步骤4中正性电子束曝光采用正性电子束光刻胶;相邻的介质凹槽的刻蚀采用氟基反应离子刻蚀;相邻的硅凹槽的刻蚀采用氯基反应离子刻蚀。
4.根据权利要求1所述的方法,其中,所述步骤5中垫积的缓冲氧化层厚度为5-15nm和SiN厚度为20-80nm并刻蚀形成侧墙。
5.根据权利要求1所述的方法,其中,所述步骤6中各向同性刻蚀Si深度为20-80nm。
6.根据权利要求1所述的方法,其中,所述步骤7中干氧氧化的厚度为40-100nm,步骤9中干氧氧化的厚度为10-60nm。
7.根据权利要求1所述的方法,其中,所述步骤10中垫积并各向异性刻蚀较厚的硅酸四乙酯或低温垫积氧化物100nm-2000nm,然后平坦化表面。
8.根据权利要求1所述的方法,其中,所述步骤12中栅介质的等效氧化层厚度为6至 栅介质为SiON、HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfLaO或HfLaON;栅介质层可通过低压化学气相沉积、物理气相淀积、金属有机化学气相沉积或者原子层淀积形成。
9.根据权利要求1所述的方法,其中,所述步骤13中栅电极材料为W、Ti、Ta、Mo、TiN、TaN、HfN或MoN;栅电极材料可采用低压化学气相淀积、金属有机化学气相沉积或者原子层淀积形成,厚度为1000至
10.根据权利要求1所述的方法,其中,所述步骤15中以栅介质层为硬掩膜各向同性刻蚀栅材料,横向刻蚀深度为10-150nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910243780.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造