[发明专利]一种级联滤波器的设计方法及设计装置

说明书

技术领域

本发明涉及数字通信领域，具体而言，本发明涉及一种级联滤波器的设计方法及设计装置。

背景技术

在数字通信领域，通常会使用到数字滤波器来提升通信质量。滤波器的设计指标主要包括过渡带宽和旁瓣幅度。滤波器的设计通常希望获得尽量窄的过渡带和较低的旁瓣幅度，然而减小过渡带和抑制旁瓣幅度是不能兼得的，通常是以增加过渡带宽以换取旁瓣的抑制。例如可以通过加窗函数来抑制旁瓣幅度，但与此同时却增加了过渡带宽，为了减小过渡带宽，又需增加滤波器的阶数，因此，要综合考虑技术指标以满足滤波器的要求。如果考虑到插入损耗的影响，通常应适量增加阶数较为适宜。

在移动通信的系统设计时，通常保证基站和终端的滤波器占用带宽是一致的，这里滤波器占用带宽指容纳信号总功率99％的带宽，以达到匹配滤波的良好效果。对于TD-SCDMA(Time Division-Synchronous CodeDivision Multiple Access，时分同步码分多址接入)和WCDMA(WidebandCode Division Multiple Access，宽带码分多址接入)系统收发端RRC(RootRaised Cosine，根升余弦)滤波器中选择a＝0.22，协议上规定的载波间隔大于Rc*(1+α)，这样有较小的邻频干扰。3G的标准化过程中，规定载波的中心频率最小间隔为200kHz。因此3GPP(3rd Generation PartnershipProject，第三代伙伴项目)25.105中的规定，1.28Mcps TDD(Time DivisionDuplex，时分双工)的信道间隔为1.6MHz，3.84Mcps的WCDMA信道间隔为5MHz。

实际系统网络进行频点规划时，载波间隔设置为大于或等于标准定义的载波间隔。对于同一个运营商内部，不存在不同运营商之间基站偏移引起强干扰的情况，邻频干扰降低，可以进一步压缩载波间隔。因此，3GPP协议25.105也提到一些特殊组网场景下可以通过调整载波间隔来优化性能。如果系统规划频点时压缩了载波间隔，使其小于标准定义的载波间隔，而基站和终端仍保持原有滤波器不变，必然会引入更大的邻频干扰，从而恶化上行或是下行的EVM(Error Vector Magnitude，误差矢量幅度)性能。在现有的TD-SCDMA网络中，载波间隔都按照大于等于1.6MHz来设置。当频点间隔不再是均匀的1.6MHz时，例如，一些频点缩小间隔为1.4MHz。当基站或是终端传输带宽依然为1.6MHz时，总会存在一些载波无论是发送还是接收，会引入带内邻频干扰。但是如果基站和终端需要严格的设计出1.4MHZ的滤波器，过渡带很窄，为此不得不设计出阶数很长的滤波器来满足频谱模版的要求。对于1.4MHZ的滤波器设计，Fpass等于0.7MHZ，3dBc压缩点是0.64MHZ，得到其过渡带是0.0938，即0.7＝(1+α)*0.64＝＞α＝0.0938。

此时过渡带只有α＝0.0938，其滤波器很难设计，所以不得不通过增加滤波器阶数来完成这个滤波器的设计。既要严格保证滤波器阻带限制在1.4Mhz内，又要保证此时EVM的性能，此时虽然可以设计出这样一个较理想RRC滤波器，但是阶数已经达到了4000阶，满足频谱模板，即在0.64Mhz处衰减3db，0.7Mhz处衰减80db，采样倍数为60，时域和频域结果如图1、图2所示。

增加滤波器阶数意味着需要消耗更多的硬件乘法资源和逻辑单元，增加的硬件资源增加了基站和终端的成本，加大了功耗。一般滤波器阶数超过300阶，对于FPGA(Field Programmable Gate Array，现场可编程门阵列)实现就已经很难了，例如XILINX公司的VIRTEX4-XC4VSX35只有乘法器192个，一阶滤波器系数如果消耗一个乘法器，那么300阶系数就需要300个乘法器，虽然采用多相可以降低乘法器的个数，但是也已经占用了大量的资源。如果滤波器阶数是4000阶，那根本就无法实现。