[发明专利]测试半导体器件可靠性的方法

说明书

技术领域

本发明涉及一种测试半导体器件和电路可靠性的方法，特别是涉及一种用于对pMOSFET的负偏置温度不稳定性(NBTI)进行非破坏性快速测试的方法。

背景技术

半导体器件的可靠性测试是集成电路技术领域关键的技术问题。CMOS电路中p型场效应晶体管(pMOSFET)的负偏压温度不稳定性(NBTI)，是半导体器件中主要的可靠性问题之一，其表现特性为p型场效应晶体管(pMOSFET)在负栅电压和温度应力条件下器件的阈值电压V_th和漏电流I_d等电学参数会随着时间的流逝而不断退化，最终使得器件不能正常工作。

随着器件尺寸的不断减小和栅氧化层厚度的不断减薄，现在大规模生产CMOS器件均采用SiON栅介质层或高K栅介质层。这虽然有效地抑制了栅漏电流，却导致NBTI对器件的影响显著加剧。

常规的NBTI的测试方法包括在高温下，对MOSFET的栅电极施加8MV/cm至12MV/cm之间的一个远远高于工作电压的恒定电压应力，应力时间一般在几千秒到上万秒以上，然后，在一定时间间隔测量器件的阈值电压等电学参数随应力时间的变化。例如，在下面的文献中公开了常规的NBTI测试方式的细节：

文献1：美国专利No.2003/0231028A1；

文献2：T.Grasser，P.Wagner，P.Hehenberger，W.Goes，and B.Kaczer，“A Rigorous Study of Measurement Techniques for Negative Bias Temperature Instability，”IEEE Trans.Device Mater.Rel.，vol.8，no.3，2008，pp.526-535.

结果，常规的NBTI测试是一项耗时而且工作量巨大的工作。并且，经过NBTI应力测试后的器件样品电学参数发生了严重的退化，不能继续使用。

如何提高NBTI测试的效率、减少测试样品的损耗率，对于集成电路技术具有重要的意义。

发明内容

本发明的目的在于提供一种用于对半导体器件特别是pMOSFET的NBTI特性测试的非破坏性快速测试方法。

根据本发明，提供一种用于测试半导体器件可靠性的方法，其中所述半导体器件具有负偏置温度不稳定性NBTI，包括以下步骤：测量第一组半导体器件的NBTI曲线；在将第一组半导体器件偏置于栅电场的条件下，测量第一组半导体器件在预定频率下的1/f噪声功率谱密度和漏电流；测量第一组半导体器件的栅介质的等效氧化层厚度；在将第二组半导体器件偏置于所述栅电场的条件下，测量第二组半导体器件在所述预定频率下的1/f噪声功率谱密度和漏电流；测量第二组半导体器件的栅介质的等效氧化层厚度；以及利用第一组半导体器件的NBTI曲线来评估第二组半导体器件的退化特性。

与传统的NBTI测试方法相比，本发明具有以下的优点：

本发明利用1/f噪声来评估第二组样品的NBTI。由于1/f噪声可以在室温下进行测试，并且其测试电压远低于传统NBTI测试的应力电压，因此，本测试方法具有非破坏性，不会引起被测试样品的电学特性的退化，这对于提高样品的使用率有很大的帮助。

本发明由于只需要测试第一组样品的NBTI曲线和第二组待测样品的1/f噪声功率谱密度，十分有效地减少了测试时间，提高了效率。第二组样品的数量越多，高效性越显著。

该方法适用于SiON栅介质或高K栅介质等含有体陷阱的氧化层的NBTI的特性退化的预测。

本发明的提出的非破坏性快速测量高K栅介质NBTI的测试方法可以高效率地得到同一材料、不同界面条件或者体层缺陷情况不同的高K栅介质的多组样品的NBTI的特性退化情况。

附图说明

图1示出了本发明的测试方法中使用的测量装置示意图；

图2示出了根据本发明的测试方法的第一实施例的流程图；

图3示出了根据本发明的测试方法的第二实施例的流程图。

具体实施方式

本发明人发现并建立了pMOSFET的NBTI曲线的初始阶段V_th退化值与1/f噪声的功率谱密度幅值的关联性，并以此为基础提出了一种新的半导体器件可靠性的测试方法。