[发明专利]内含自动复位电路的集成电路芯片

权利要求书

1.一种内含自动复位电路的集成电路芯片，所述集成电路本体和内含于其中的自动复位电路，该自动复位电路又顺序电连接的差位电压产生模块(1)、电压检测模块(2)和整形模块(4)；电源电压V_dd作为输入电压施加于所述差位电压产生模块(1)上，其特征在于：

加电时，所述差位电压产生模块(1)输出的差位电压V1随电源电压V_dd逐渐上升而同步上升，但始终低于所述电源电压V_dd一个差量ΔV，直至所述V_dd达到稳定值，所述差位电压产生模块(1)输出的差位电压V1也达到稳定值，但仍小于电源电压V_dd一个差量ΔV；

所述差位电压产生模块(1)输出的差位电压V1作为电压检测模块(2)的输入信号，在该差位电压V1增大至一定数值时，所述电压检测模块(2)的输出电压V2由原先达到的电源电压V_dd值翻转跌落至零；

所述电压检测模块(2)的输出电压V2作为整形模块(4)的输入电压，经过该整形模块(4)整形后，输出电压Vout成为达到使电路稳定工作要求的负阶跃信号。

2.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于：还包括延时模块(3)；电连接于电压检测模块(2)、整形模块(4)之间。

3.根据权利要求2所述的内含自动复位电路的集成电路芯片，其特征在于：所述延时模块(3)包括偶数个顺序串联的反相器，为保证所需延迟时间，所述反相器中所用PMOS管和NMOS管都应选用较大规格的。

4.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于：所述差位电压产生模块(1)由至少一个PMOS管P1和一个电阻R串联组成，该PMOS管P1的源级和直流电源V_dd连接，栅极与漏极相连构成二极管连接方式；电阻R连接于PMOS管P1的漏极和电源地之间，从所述PMOS管P1漏极和电阻R的连接处引出该模块的输出端。

5.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于：所述电压检测模块(2)由PMOS管和NMOS管串联组成；PMOS管的源极和直流电源VDD连接，NMOS管的源极接电源地；PMOS管的漏极和NMOS管的漏极电连接；所述PMOS管和NMOS管的栅极并联连接为所述电压检测模块(2)的输入端，并和所述差位电压产生模块(1)的输出端电连接。

6.根据权利要求5所述的内含自动复位电路的集成电路芯片，其特征在于：所述电压检测模块(2)包括顺序串联连接的至少两个PMOS管P1、P2和至少三个NMOS管N1、N2、N3；所述PMOS管P2的源极和直流电源V_dd连接；所述P2的漏极与P3的源极电连接；N1的漏极与P3的漏极电连接，N2的漏极和N1的源极电连接，N3的漏极和N2的源极电连接，N3的源极接电源地，从所述PMOS管P3的漏极和所述NMOS管N1的漏极连接处引出所述电压检测模块(2)的输出端。

7.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于：所述整形模块(4)包括顺序串联的第一级反相器(41)和第二级反相器(42)。

8.根据权利要求7所述的内含自动复位电路的集成电路芯片，其特征在于：所述第一级反相器(41)和第二级反相器(42)均至少包括一个PMOS管和一个NMOS管；所述第一级反相器(41)包括PMOS管P4和NMOS管N4，PMOS管P4的源极和直流电源V_dd连接，P4的漏极与N4的漏极电连接并从连接处引出该第一级反相器输出端，P4的栅极与N4的栅极电连接构成该第一级反相器(41)的输入端并与电压检测模块(2)的输出端电连接，N4的源极接地；所述第二级反相器(42)包括PMOS管P5和NMOS管N5，PMOS管P5的源极和直流电源V_dd连接，P5的栅极与N5的栅极电连接构成该第二级反相器(42)的输入端并与第一级反相器(41)输出端电连接，N5的源极接地，P5的漏极与N5的漏极电连接并从该连接处引出复位信号V_res亦即输出信号V_out。