[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体领域，具体地，涉及一种半导体器件及其制造方法，特别是涉及在栅极、源/漏极区中形成金属硅化物的晶体管结构及其制造方法。

背景技术

随着技术的发展，集成电路中器件的集成化程度越来越高，导致晶片上单个器件的尺寸越来越小。为了抑制器件本身尺寸的小型化而导致寄生电阻增大，提出了自对准硅化物技术。在这种技术中，在衬底上通过杂质扩散层构成的源、漏区以及由多晶硅构成的栅极处，形成金属如钛(Ti)、钨(W)或钴(Co)与半导体如Si的反应生成物即硅化物(金属硅化物)。由于金属硅化物仅由与源/漏极区以及栅极相接触的金属材料形成，因此称之为“自对准”硅化工艺。通过形成金属硅化物，减少各区域中的电阻率。

然而，在进行硅化时，如果存在过多的金属，则会增大反应区域的硅化物膜的厚度。当这种金属扩散到元件的有源区时，就在结区域中导致不必要的多余硅化反应。这会在栅极和/或源/漏极区的杂质扩散层中引起结泄漏。即，结区域中形成的金属硅化物将会成为漏电流源。

另一方面，通过降低栅极的电阻可增加半导体器件的工作速率。因此，希望尽可能多的将栅极中的硅材料转变成硅化物，以便降低其电阻。也就是说，通常期望在栅极中进行“完全硅化”。然而，在完全硅化栅极时，如果按照常规技术，在栅极以及源/漏区上同时进行硅化反应，那么将在源/漏区中形成过厚的金属硅化物，从而导致不期望的漏电流。

此外，在衬底上形成栅极、源/漏极结构之后，在其上敷设一层介电层，然后在与栅极、源/漏极区相对应的部位形成接触孔，通过在接触孔中填入金属例如铝或铜来形成栅极、源/漏极连接线。由于通常的器件中栅极区高于源/漏极区，因此介电层中栅极、源/漏极区分别对应的接触孔深度是不一样的。这样，例如在通过反应离子刻蚀(RIE)来形成接触孔时，需要针对栅极、源/漏极区来分别控制刻蚀的深度，这在工艺上是困难的，尤其是在现今器件集成度越来越大的情况下。

发明内容

鉴于上述问题，提出了本发明。本发明的目的之一在于提供一种半导体器件及其制造方法，使得能够充分降低半导体器件的栅电阻而不会导致不期望的漏电流源，同时该半导体器件的结构有利于后继工艺中接触孔的形成。

根据本发明的一个方面，提供了一种制造半导体器件的方法，包括：在半导体衬底中形成包括栅极、源极和漏极区的晶体管结构；执行第一硅化处理，以在源极和漏极区上形成第一金属硅化物层；在衬底上沉积第一介电层，该第一介电层的顶部与栅极区的顶部持平；在第一介电层中与源极和漏极区相对应的部位形成接触孔；以及执行第二硅化处理，以在栅极区、接触孔中形成第二金属硅化物，其中，第一金属硅化物层使得源极和漏极区避免在第二硅化处理时再次发生硅化反应。

优选地，执行第一硅化处理的步骤包括：在衬底上沉积第一材料且进行退火，使第一材料在源极和漏极区发生硅化反应，从而形成第一金属硅化物层。执行第二硅化处理的步骤包括：在接触孔中注入多晶硅；以及在第一介电层上沉积第二材料且进行退火，使第二材料在栅极区以及接触孔中发生硅化反应，从而形成第二金属硅化物。其中，选择第二硅化处理中的退火温度，使得第二材料实质上不会与源极和漏极区发生反应。

优选地，第二硅化处理中的退火温度不高于第一硅化处理中的温度。

优选地，该方法还包括：在执行第一硅化处理之前，在栅极区上形成掩蔽层，以防止第一材料与栅极区发生反应；以及在执行第二硅化处理之前，去除该掩蔽层。

优选地，在衬底上沉积第一介电层的步骤包括：在衬底上沉积第一介电层，然后使用化学机械抛光对该第一介电层进行研磨，直至露出所述掩蔽层。

优选地，在接触孔中注入多晶硅的步骤包括：在衬底上沉积多晶硅层，然后使用化学机械抛光对该多晶硅层进行研磨，直至露出所述掩蔽层。

优选地，栅极区包括栅极绝缘层以及多晶硅层，并且在栅极绝缘层与多晶硅层之间形成有金属层。

优选地，该方法还包括：在执行第二硅化处理之后，在第一介电层上形成第二介电层，在该第二介电层中与栅极、源极、漏极区相对应的部位形成接触孔，并在接触孔中沉积金属，以形成连接线。

根据本发明的另一方面，提供了一种半导体器件，包括：半导体衬底；在该半导体衬底中形成的晶体管结构，所述晶体管结构包括栅极、源极和漏极区；在源极和漏极区上形成的第一金属硅化物层；在半导体衬底上形成的第一介电层，该第一介电层的顶部与栅极区的顶部持平；在第一介电层中与源极和漏极区相对应的部位中形成的接触孔；以及在接触孔和栅极区中形成的第二金属硅化物，其中，第一金属硅化物层使得源极和漏极区避免在形成第二金属硅化物的过程中再次发生硅化反应。