[发明专利]一种基于802.11n的FFT/IFFT处理器

权利要求书

1.一种基于802.11n的FFT/IFFT处理器，其特征在于，包括RAM、地址产生模块、顺序调整模块、控制移位模块、指数产生模块和蝶形运算单元，其中，该处理器采用双乒乓结构RAM，用于实现数据流的缓存；地址产生模块用于产生向RAM写入数据和从RAM读出数据的地址；顺序调整模块用于对RAM中的数据进行选择，并进行顺序调整；控制移位模块，每一级共享一个指数；指数产生模块用于根据蝶形运算单元的计算结果，产生每一级运算后的最大指数；蝶形运算单元采用块浮点算法，完成基4或是基2运算。

2.根据权利要求1所述的基于802.11n的FFT/IFFT处理器，其特征在于，所述该处理器采用的双乒乓结构RAM，一共需要32个RAM，由于采用4路并行运算，实部和虚部分开存储，每路需要8个RAM，为了实现对连续流输入可连续流输出，在输入端和输出端均采用乒乓结构，即双乒乓结构RAM，32个RAM被分为4组，即RAM1、RAM2、RAM3和RAM4，RAM1和RAM2完成对输入数据的乒乓缓冲存储，RAM3和RAM4完成对输出数据的乒乓缓冲存储，输入数据首先写入RAM1，写满后，开始写入RAM2，同时从RAM1中读出数据计算，计算的结果按照原位运算规则再写回相应的地址，实现RAM的复用，直到完成整个运算。

3.根据权利要求1所述的基于802.11n的FFT/IFFT处理器，其特征在于，所述蝶形运算单元采用改进的基4单元，通过选择器控制蝶形运算单元完成基4或是基2运算；选择器选择控制为1时，数据从A、B、C、D进入，经过第一级基2运算和第二级基2运算，完成基4运算；选择器选择控制为0时，数据直接经过第二级基2运算，完成基2运算。

4.根据权利要求3所述的基于802.11n的FFT/IFFT处理器，其特征在于，所述蝶形运算单元采用加法器和乘法器实现基4蝶形运算单元，复数乘法器通过公式转换用3个实数乘法器和5个实数加法器，实现复数乘法，具体包括：

(a+jb)×(c+jd)＝(ac-bd)+j(ad+bc)，需要四个实数乘法器和两个实数加法器，对上述公式进行转换：

(a+jb)×(c+jd)＝((c-d)a+(a-b)d)+j((a-b)d+(c+d)b)，需要三个实数乘法器和五个实数加法器。

5.根据权利要求1所述的基于802.11n的FFT/IFFT处理器，其特征在于，所述蝶形运算单元采用的块浮点算法，输入的n位数据通过符号位扩展为n+2位防止了计算的溢出，写入RAM读出后经过移位模块判断取出相应的n位进行蝶形运算，由于一个基4蝶形运算单元中，旋转因子实部和虚部的绝对值总是不大于1的，故乘法运算不会引起输出数据位数的增加，而输入数据的加减也最多只有两次进位，所以蝶形运算单元的输出用n+2位即可，指数产生模块对蝶形运算单元输出数据的最高3位进行检测，找出每一级应该共享的最大指数，然后反馈给控制移位模块，在下一级读出时进行移位处理，重复上次运算过程，直到完成整个FFT/IFFT运算。

6.根据权利要求1所述的基于802.11n的FFT/IFFT处理器，其特征在于，所述蝶形运算单元采用的块浮点算法，具体包括以下步骤：

步骤1：输入的n位数据通过符号位扩展为n+2位，写入RAM；

步骤2：移位模块根据产生指数模块反馈的指数信息判断取出相应的n位进行蝶形运算；

步骤3：蝶形运算单元的计算输出扩展两位，用n+2位防止了运算的溢出。产生指数模块对蝶形运算单元输出数据的最高3位进行检测，找出每一级应该共享的最大指数，然后反馈给移位模块。

7.根据权利要求1所述的基于802.11n的FFT/IFFT处理器，其特征在于，所述地址产生模块采用并行无冲突地址产生方法，具体包括：

对于4个数据并行处理的结构要保证每次读出的4个数据分别存储在不同的RAM中，否则，在并行读数时会产生冲突；因此，数据开始输入系统时不能依次存储；该处理器中的地址采用二维地址，即块地址和点地址，由蝶形运算单元的抽取方式不难发现，无论抽取间隔是多少，每相邻的四个数，总是同时被读出，可视为一组，需要同时读出的组要放在不同的子存储体中，根据以上原则可以找出块地址和点地址的产生规律。