[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明通常涉及一种半导体器件的制造方法及其结构，具体来说涉及一种提高高k栅介质CMOS器件的性能的侧墙结构。

背景技术

随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。32/22纳米工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k/金属栅”技术为核心的CMOS器件栅工程研究是32/22纳米技术中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。

对于具有高k/金属栅结构的MOS器件，高k栅介质薄膜的质量是保障整个器件性能不断提高的关键，尤其是高k栅介质薄膜的氧空位和缺陷密度。目前，铪(Hf)基高k栅介质薄膜已成为最有潜力的工业化候选材料，并被成功应用到Intel公司的45nm工艺中，并有望被用到下一个技术节点中。但对于Hf基高k栅介质薄膜来说，一个很严重的问题是由薄膜中氧空位引起的一系列问题，如对阈值电压和沟道载流子迁移率的退化，可靠性降低等。而且还对器件的阈值电压产生严重的影响，如费米能级钉扎效应和pMOS器件中的平带电压异常偏移现象(Vfb roll-off)等。如何降低MOS器件，尤其是pMOS器件中高k栅介质薄膜中的氧空位缺陷密度已成为一个关键性的研发课题。

在现有的高k栅介质/金属栅结构MOS器件制造工艺中，用化学方法(如原子层沉积或者金属有机化学气相沉积)生长的高k栅介质薄膜层一般缺陷和电荷陷阱较多，而且高k栅介质薄膜不够致密。为使高k栅介质薄膜更加致密，同时减少氧空位和缺陷陷阱，一般需要在400-1100℃的温度下进行一次后沉积退火处理(PDA)。但在此过程中，退火环境中的氧会在高温下由于扩散作用进入具有高k栅介质/金属栅结构的MOS器件中，并穿过介质层最终到达SiO₂/Si界面处，与硅衬底反应生成SiO₂，从而使SiO₂界面层变厚。这一问题将导致整个栅结构EOT(等效氧化层厚度)的增加，并最终影响到MOS器件的整体性能。另外，在MOS器件制造工艺中，还有一步工艺需要在950-1100℃左右的温度下进行热退火来激活源/漏极中的掺杂离子。在此热处理过程中，高k栅介质薄膜中的氧会扩散到SiO₂/Si界面处，并在高k栅介质薄膜中留下氧空位缺陷。pMOS器件中使用高-k栅极电介质和金属栅极电极，可能包含一些缺点，这些缺陷会对器件的阈值电压，尤其是pMOS器件的阈值电压特性产生严重的影响。如何降低pMOS器件中由于氧空位引起的阈值电压增高问题已成为纳米尺度CMOS器件加工工艺的关键课题。

因此，需要一种改进的半导体器件及其制造方法能够提高具有高k栅介质/金属栅结构的CMOS器件的性能。

发明内容

鉴于上述问题，本发明提供了一种半导体器件，包括：具有第一区域和第二区域的半导体衬底；在所述第一区域上的属于pMOS器件的第一栅极结构；在所述第二区域上的属于nMOS器件的第二栅极结构；在所述第一栅极结构的侧壁的多层第一侧墙，其中所述多层第一侧墙中邻接所述第一栅极结构的层为氧化物层；在所述第二栅极结构的侧壁的多层第二侧墙，其中所述多层第二侧墙中邻接所述第二栅极结构的层为氮化物层。

此外，本发明还提供了一种半导体器件的制造方法，包括：提供具有第一区域和第二区域的半导体衬底；在所述第一区域上形成属于pMOS器件的第一栅极结构；在所述第二区域上形成属于nMOS器件的第二栅极结构；在所述第一栅极结构的侧壁形成多层第一侧墙，其中所述多层第一侧墙中邻接所述第一栅极结构的层为氧化物层；在所述第二栅极结构的侧壁形成多层第二侧墙，其中所述多层第二侧墙中邻接所述第二栅极结构的层为氮化物层。

应用本发明不仅可以降低pMOS器件中高k栅介质中的氧空位缺陷，而且还可以避免高温热处理过程中nMOS器件的EOT增大的问题，从而可以有效地提高高k栅介质CMOS器件的整体性能。

附图说明

图1示出了根据本发明的实施例的半导体器件的制造方法的流程图；

图2-14示出了根据本发明的不同方面的半导体器件的结构图。

具体实施方式