[发明专利]一种制造半导体器件的方法

说明书

技术领域

本发明通常涉及一种制造半导体器件的方法，具体来说，涉及一种降低高k栅介质层中氧空位的方法。

背景技术

随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。32/22纳米工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k/金属栅”技术为核心的CMOS器件栅工程研究是32/22纳米技术中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。

对于具有高k/金属栅结构的MOS器件，高k栅介质薄膜的质量是保障整个器件性能不断提高的关键，尤其是高k栅介质薄膜的氧空位和缺陷密度。目前，铪(Hf)基高k栅介质薄膜已成为最有潜力的工业化候选材料，并被成功应用到Intel公司的45nm工艺中，并有望被用到下一个技术节点中。但对于Hf基高k栅介质薄膜来说，一个很严重的问题是由薄膜中氧空位引起的一系列问题，如对阈值电压和沟道载流子迁移率的退化，可靠性降低等。如何降低高k栅介质薄膜中的氧空位及缺陷密度已成为一个关键性的研发课题。另一方面，等效氧化层厚度(Equivalent Oxide Thickness/EOT)是MOS器件的另一个很重要的参数，足够小的EOT是保障MOS器件微缩及性能提高的必要条件。为满足32/22纳米技术MOS器件尺寸按比例缩小的要求，我们希望通过工艺改进不断提高高k栅介质材料的薄膜质量，并降低低介电常数的SiO_x界面层的厚度。

在现有的高k栅金属结构MOS器件制造工艺中，用化学方法(原子层沉积或者金属氧化物化学气相沉积)生长的高k薄膜层一般缺陷和电荷陷阱较多，高k薄膜不够致密。为使高k薄膜更加致密，同时减少氧空位和缺陷陷阱，一般需要在400-1100℃的温度下进行一次PDA退火处理。但在此过程中，退火环境中的氧会在高温下由于扩散作用进入具有高k金属栅结构的MOS器件中，并穿过介质层最终到达SiO₂/Si界面处，与硅衬底反应生成SiO₂，从而使SiO₂界面层变厚。这一问题将导致整个栅结构EOT的增加，并最终影响到MOS器件的整体性能。另一方面，也可以通过在沉积完双金属栅之后，对MOS器件进行PMA处理，以提高高k栅介质薄膜的质量，但通过该方法只能允许少量的氧扩散进高k栅介质薄膜中，这样产生的效果是，高k栅介质薄膜中的氧空位和缺陷陷阱只能部分被补偿掉，薄膜中仍有大量的氧空位缺陷。

因此，需要提出一种制造半导体器件的方法能够降低高k栅介质薄膜中的氧空位缺陷。

发明内容

鉴于上述问题，本发明提供一种制造半导体器件的方法，所述方法包括：提供具有第一区域和第二区域的半导体衬底。在所述半导体衬底上形成界面层。在所述界面层上形成栅极介质层。在所述栅极介质层上分别形成属于第一区域的第一功函数金属栅层和属于第二区域的第二功函数金属栅层。在所述第一、第二功函数金属栅层上形成氧分子催化层。对所述器件进行退火，以便将退火环境中的氧分子分解成氧原子，从而扩散进所述栅极电介质中以补偿氧空位和缺陷。在所述氧分子催化层上形成多晶硅层。对所述器件进行加工，以分别形成属于第一区域的第一栅极和属于第二区域的第二栅极。其中退火为低温PMA退火，退火温度为大约100℃-600℃。所述氧分子催化层采用包含Pt的材料形成。所述栅极介质层从包含下列元素的组中选择元素来形成：HfSiO、HfSiON、HfTaO、HfTiO、HfZrO及其组合。

本发明还提供了一种通过上述方法形成的半导体器件，包括：具有第一区域和第二区域的半导体衬底，其中所述第一区域具有与所述第二区域不同的掺杂类型；形成于所述第一区域上的第一栅极结构和形成于所述第二区域上的第二栅极结构，其中，所述第一栅极结构包括：在所述半导体衬底上的界面层、在所述界面层上的栅极介质层、在所述栅极介质层上属于第一区域的第一功函数金属栅层、在所述第一功函数金属栅层上的氧分子催化层和在所述氧分子催化层上的多晶硅层；所述第二栅极结构包括：在所述半导体衬底上的界面层、在所述界面层上的栅极介质层、在所述栅极介质层上属于第二区域的第二功函数金属栅层、在所述第二功函数金属栅层上的氧分子催化层和在所述氧分子催化层上的多晶硅层。