[发明专利]实现多核处理器EJTAG可调试性的装置及系统

权利要求书

1.一种实现多核处理器EJTAG可调试性的装置，用于连接多核处理器与外部调试主机，其特征在于，包括：

调试指令输入接口模块，用于与符合IEEE 1149.1JTAG标准的外部调试主机连接，并接收外部调试主机的调试指令，所述调试指令包含选择相应CPU中的EJTAG TAP控制器的信息以及对应的调试数据信息；

数据寄存器模块，用于储存上述调试指令的信息；

有限状态机，用于指示当前的操作状态；

控制信息生成模块，用于依据调试指令的信息及有限状态机指示的当前控制状态，生成对应CPU的EJTAG TAP控制器的信息；

多核处理器接口模块，用于与各个处理器的EJTAG TAP控制器之间的总线连接；以及，

片上调试总线处理模块，用于将数据寄存器模块中的调试指令的信息发送至片上调试总线。

2.如权利要求1所述的装置，其特征在于，所述数据寄存器模块包括用于指定欲调试的EJTAG TAP控制器所在的CPU的CPUNO寄存器、用于指定是否控制通过CPUNO数据寄存器指定的EJTAG TAP控制器的控制寄存器、以及用于生成片上调试总线信息的数据寄存器、地址寄存器、写屏蔽寄存器、读写指示寄存器。

3.如权利要求2所述的装置，其特征在于，所述CPUNO寄存器指定多个CPU中的一个，或者将多个CPU中的EJTAG TAP控制器使用链式连接。

4.如权利要求2所述的装置，其特征在于，还包括用于指定数据寄存器模块中各寄存器的指令寄存器、以及将指令寄存器的指令信息翻译为对对应寄存器进行选择的信息的译码模块，所述控制信息生成模块依据译码模块翻译的信息选择对应的寄存器。

5.如权利要求1所述的装置，其特征在于，所述控制信息生成模块生成送往每个EJTAG TAP控制器的TDI和TMS信号，以及处理从各个EJTAG TAP控制器来的TDO信号。 

6.一种实现多核处理器EJTAG可调试性的系统，包括外部调试主机、片上调试总线、以及多核处理器，其特征在于，还包括控制装置，所述控制装置设置于多核处理器与外部调试主机之间，所述控制装置包括：

调试指令输入接口模块，用于与符合IEEE 1149.1JTAG标准的外部调试主机连接，并接收外部调试主机的调试指令，所述调试指令包含选择相应CPU中的EJTAG TAP控制器的信息以及对应的调试数据信息；

数据寄存器模块，用于储存上述调试指令的信息；

有限状态机，用于指示当前的操作状态；

控制信息生成模块，用于依据调试指令的信息及有限状态机指示的当前控制状态，生成对应CPU的EJTAG TAP控制器的信息；

多核处理器接口模块，用于与各个处理器的EJTAG TAP控制器之间的总线连接；以及，

片上调试总线处理模块，用于将数据寄存器模块中的调试指令的信息发送至片上调试总线。

7.如权利要求6所述的系统，其特征在于，所述数据寄存器模块包括用于指定欲调试的EJTAG TAP控制器所在的CPU的CPUNO寄存器、用于指定是否控制通过CPUNO数据寄存器指定的EJTAG TAP控制器的控制寄存器、以及用于生成片上调试总线信息的数据寄存器、地址寄存器、写屏蔽寄存器、读写指示寄存器。

8.如权利要求7所述的系统，其特征在于，所述CPUNO寄存器指定多个CPU中的一个，或者将多个CPU中的EJTAG TAP控制器使用链式连接。

9.如权利要求7所述的系统，其特征在于，还包括用于指定数据寄存器模块中各寄存器的指令寄存器、以及将指令寄存器的指令信息翻译为对对应寄存器进行选择的信息的译码模块，所述控制信息生成模块依据译码模块翻译的信息选择对应的寄存器。

10.如权利要求6所述的系统，其特征在于，所述控制信息生成模块生成送往每个EJTAG TAP控制器的TDI和TMS信号，以及处理从各个EJTAGTAP控制器来的TDO信号。