[发明专利]用于快速分拣的5位逻辑电路

权利要求书

1.一种用于快速分拣的5位逻辑电路，其特征在于，包括5个输入、8个输出和4个函数发生器；所述的5个输入由低位到高位分别为X1，X2，X3，X4和X5；所述的8个输出由低位到高位分别为Y10，Y11，Y20，Y21，Y30，Y31，Y40，Y41；4个函数发生器分别为F1、F2、F3、F4；

函数发生器F1、F2、F3、F4均有5个输入端，该5个输入端由低位到高位依次与X1，X2，X3，X4和X5连接；

函数发生器F1的输出端为Y10和Y11，函数的输入输出关系如下：

Y10=x2‾x3‾x4‾(x1⊕x5)+x2x3‾x5(x1⊕x4)+x1‾x2‾x5‾+x1x2x3‾x4x5‾+x1x2x3x5;]]>

Y11=x1‾x2x3‾x4‾x5‾+x1x2x3‾x4x5+x1x2‾x5‾+x1‾x2‾x3(x4⊕x5)+x2‾x3‾x5(x1⊕x4);]]>

式中表示异或逻辑运算；

函数发生器F2的输出端为Y20和Y21，函数的输入输出关系如下：

Y20=x1x2x3‾+x2x3‾x5+x2x3‾x4+x1x3‾x4x5+x2‾x3x4‾x5‾+x1‾x2‾x3x4‾+x1‾x2‾x3x4x5‾;]]>

Y21=x2‾x3x4(x1⊕x5)+x1‾x2x3x4‾x5‾+x1x2‾x3x4‾x5;]]>

函数发生器F3的输出端为Y30和Y31，函数的输入输出关系如下：

Y30=x3‾x4+x2x3x4‾x5+x3x4(x1Θx2)+x1‾x3x4x5‾;]]>

Y31=x1‾x2x3x4x5‾+x1x2‾x3x4x5;]]>

式中“Θ”表示同或逻辑运算；

函数发生器F4的输出端为Y40和Y41，函数的输入输出关系如下：

Y40=x1‾x3‾x5+(x3⊕x4)x5+(x1⊕x3)x2‾x5+x1x2‾x3x5+x1x2x3x4x5‾;]]>

Y₄₁＝x₂x₃x₄x₅；

该用于快速分拣的5位逻辑电路连接在计算机控制中心和分拣机之间，Y₁₀为函数发生器F1的低位输出信号，对应第1类分拣机组的低位输入信号；Y₁₁为函数发生器F1的高位输出信号，对应第1类分拣机组的高位输入信号；Y₂₀为函数发生器F2的低位输出信号，对应第2类分拣机组的低位输入信号；Y₂₁为函数发生器F2的高位输出信号，对应第2类分拣机组的高位输入信号；Y₃₀为函数发生器F3的低位输出信号，对应第3类分拣机组的低位输入信号；Y₃₁为函数发生器F3的高位输出信号，对应第3类分拣机组的高位输入信号；Y₄₀为函数发生器F4的低位输出信号，对应第4类分拣机组的低位输入信号；Y₄₁为函数发生器F4的高位输出信号，对应第4类分拣机组的高位输入信号。

2.根据权利要求1所述的用于快速分拣的5位逻辑电路，其特征在于，所述的第1类分拣机组、第2类分拣机组、第3类分拣机组和第4类分拣机组分别是分拣能力为1、3、7、15个物品的分拣机组。