[发明专利]非对称金属-氧化物-半导体晶体管

说明书

技术领域

本发明涉及用于集成电路的晶体管，更特别地，涉及像具有混合 栅极和增大的输出电阻的金属氧化物半导体场效应晶体管这样的晶 体管。

背景技术

随着工艺技术的改进，生产符合设计标准的集成电路用的晶体 管，正变得越来越具有挑战性。先进的半导体制造技术，使得人们能 够生产短栅极长度的金属氧化物半导体晶体管。然而，在短栅极长度 的器件中，相对于栅极区而言，源极漏极区可能对器件行为产生不希 望大的影响。利用局部化的口袋式注入(pocket implant)可以减轻这 些不希望的短沟道效应。

对于短栅极长度的金属氧化物半导体晶体管，口袋式注入有助于 恢复正常的器件运行特性。对于数字应用来说，经常使用具有双口袋 式注入的对称布局。

当模拟晶体管与具有低泄漏电流要求的数字晶体管被同时制造 时，模拟晶体管性能可能会受到影响。数字晶体管中的双口袋式注入 减少了泄漏电流，但造成晶体管表现出随着漏极电压增加而漏极电流 增加的现象。由于漏极电压影响漏极侧口袋式注入能量势垒的高度， 所以产生了漏极电流对漏极电压的依赖关系。这种效果，有时被称为 漏极感应阈值偏移，可导致下降的输出电阻值。

输出电阻是漏极-源极电压的变化对漏极电流产生影响的度量。 理想地，在饱和状态下漏极电流应该不依赖于漏极-源极电压，产生 高晶体管增益。对于希望高增益的模拟应用来说，下降的输出电阻值 往往是不能接受的。

为了解决在模拟晶体管中的双口袋式注入的缺点，常利用非对称 布局来制造传统的模拟晶体管。用这种类型的方法，省略了漏极侧的 口袋式注入，留下单个的(不对称的)源极侧口袋式注入。这还可以 增加晶体管的沟道长度，减轻短沟道效应。

虽然由口袋式注入形成的传统的非对称晶体管能展现出令人满 意的输出电阻值，然而在离子注入操作期间，形成非对称的口袋式注 入需要使用一个额外的光刻掩模来阻挡不需要的漏极侧口袋式注入。

因此，希望能够提供表现出增大的输出电阻的改进型非对称晶体 管结构以及用于制造这种非对称晶体管结构的方法。

发明内容

金属氧化物半导体晶体管可以设置在半导体衬底上。用于每个晶 体管的源极区和漏极区可以形成在衬底中。例如高介电常数的电介质 的栅极绝缘体可以形成在源极区和漏极区之间。每个晶体管的栅极可 以由栅极绝缘体上的第一栅极导体和第二栅极导体形成。

栅极可以具有相关的栅极长度。在给定的集成电路上，栅极长度 可以比用于制造该给定的集成电路的工艺的半导体制造设计规则所 指定的最小栅极长度大几倍。

每个晶体管的栅极可以具有不同功函数的第一栅极导体和第二 栅极导体。第一栅极导体和第二栅极导体可以具有各自的第一和第二 栅极导体长度。第一栅极导体长度和第二栅极导体长度的比率设置了 晶体管的阈值电压。第一栅极导体和第二栅极导体的使用制造出非对 称晶体管配置，这种非对称晶体管配置减少或消除了对源极侧的口袋 式注入的需求，而同时使得晶体管显示出增大的输出电阻。增大的输 出电阻有助于非对称晶体管产生用于像模拟电路这样的应用的增强 增益。

计算机辅助设计工具可以从电路设计人员那里接收电路设计。工 具可以分析设计并且自动地识别设计中的哪些晶体管将最优地具有 各种幅值的阈值电压。以该分析为基础能产生并存储光刻掩模设计。 掩模可以用于制造集成电路。在集成电路中，混合栅极晶体管中的栅 极导体长度比率随着需要而改变以满足设计标准，例如在开关速度不 关键时最小化开关速度而同时减少功耗。

本发明更多的特点、特性和各种优点将从附图和优选实施例的下 列详细描述中更易理解。

附图说明

图1是具有源极侧口袋式注入的传统金属氧化物半导体晶体管的 截面图；

图2是和根据本发明实施例的金属氧化物半导体晶体管中的源极 区有关的能量势垒的示图；

图3是说明根据本发明实施例，在存在n+栅极结构的情况下，p 型衬底能带怎么向下弯曲的能带图；

图4是说明根据本发明实施例，在存在p+栅极结构的情况下，p 型衬底能带怎样相对地不受影响的能带图；

图5是根据本发明实施例的示例性的n沟道金属氧化物半导体晶 体管的截面图；

图6是根据本发明实施例的示例性的p沟道金属氧化物半导体晶 体管的截面图；