[发明专利]电路布局的精确阻抗设计方法

说明书

技术领域

本发明有关一种电路布局的精确阻抗设计方法。

背景技术

电子产业的进步，造成许多精巧的电子产品诞生，要有精巧的电子产品，电路板的布局设计就很重要，如何利用有限的空间来容置所有电子元件，并且要将所有的信号线都拉好且正常的动作，一再考验电路板布局者的智慧，且更精细的层面，必需精确计算每个电子元件的特性(驱动电压、电流及阻抗值)，方能设计出不易产生故障的电子产品。

在某些电源集成电路(Power IC)必须取得一信号线路的电流值以配合后续的电源控制，请参阅图1所示，该电源集成电路量测二个阻抗端A、B以求得电压差，电源集成电路1再藉由预定的阻抗端A、B之间的电阻值而可得知此信号线路的电流值，以供该电源集成电路做为参数，并提供适当的电流值给电子元件，使电子元件能正常的动作。但在于电路布局时，此信号线路采用大电流信号，线路本身需大面积铜箔以容纳大电流信号，而图1的阻抗端A、B之间的电阻，也需如图2的一定面积的铜箔焊垫2(Pad)提供电阻的焊点，使电源集成电路1经由两信号线3可得知阻抗端A、B之间的电压差，电源集成电路1藉由预定的阻抗端A、B之间的电阻值而可得知此信号线路的电流值。然如图2中，信号线3的位置设计会使阻抗端A、B之间的电压差有所误差，而增加铜箔焊垫本身的阻抗(如图3所示)，例如：铜箔的阻抗为2Ω，预定的检测点为阻抗端A至阻抗端B，其阻抗值为10Ω，且预定量测电压为10V，根据V＝I*R公式，可求得预定电流值为1A。但由于铜箔阻抗的存在，而形成真正检测点为阻抗端A至阻抗端C，真正的阻抗值为10Ω+2Ω＝12Ω，且实际量测电压为12V，但是电源集成电路依照原先预定电阻值代入V＝I*R公式中，12＝I*10Ω，所求得的误差电流值1.2A，与原本预定电流1A，具有0.2A的差距值，因此在电路布局时会造成电子元件的电流值计算的误判，于实际的电子产品中更可能造成故障状况，本发明正为解决上述问题的方法。

发明内容

本发明的目的在于，解决现有电路板布局时会造成电子元件的电流值计算的误判的技术问题。

为达到上述目的，本发明提供一种电路布局的精确阻抗设计方法，在一印刷电路板上，将电子元件的焊垫与该电子元件的信号线使其断路而分离，以形成焊垫与信号线之间无电性连接，但于电子元件焊接时接脚能同时电性连接于该焊垫及信号线，使焊垫的阻抗不被加入检测点中，以使量测电流信号能更加精确。

本发明的有益效果在于将电子元件下焊垫予以分离后，使布局人员可依不同信号来进行信号线布局，可精确算出信号线长及线宽，并隔离铜箔焊垫的阻抗问题，而使布局方法模组化，不会因为资深或资浅布局人员的设计，产生不同的电路特性，另外将铜箔焊垫与信号线分离的设计，不会影响到印刷电路板的生产制程，也不会增加生产成本。

附图说明

图1为电源集成电路检测A、B点之间电流的示意图；

图2为大面积焊垫与信号线连接产生串接阻抗值的示意图；

图3为为电源集成电路检测A、B点之间电流且串接一焊垫的等效阻抗的示意图；

图4为将电子元件的焊垫与该电子元件的信号线使其断路而分离的示意图。

附图标记说明：

A、B、C～阻抗端；1～电源集成电路；2～大面积焊垫；3～信号线；4～独立焊垫；41～凹沟；5～独立信号线.

具体实施方式

现配合下列的图式说明本发明的详细结构，及其连结关系。

请参阅图4所示，为将电子元件的焊垫与该电子元件的信号线使其断路而分离的示意图，其中本发明的电路布局的精确阻抗设计方法，于一印刷电路板(图中未示)上，将电子元件的焊垫与该电子元件的信号线使其断路而分离，以形成焊垫与信号线之间无电性连接，而任一使焊垫与信号线断路的结构，皆为本发明所保护的范围。