[发明专利]栅极驱动电路

权利要求书

1.一种栅极驱动电路，包含多个串接的驱动单元，每一驱动单元接收多个时钟信号以驱动负载，每一驱动单元包含：

信号输入端，接收输入信号；

信号输出端，输出输出信号；

第一开关，具有第一端耦接所述信号输入端、第二端耦接第一节点、控制端接收第一时钟信号；

第二开关，具有第一端与控制端耦接所述信号输入端、第二端耦接所述第一节点；

第三开关，具有第一端接收第二时钟信号、第二端耦接所述信号输出端、控制端耦接所述第一节点；以及

第四开关，所述第四开关具有第一端耦接所述第一节点、第二端耦接低电压源、控制端接收来自下两级驱动单元的输出信号；

其中每一驱动单元的信号输出端耦接至下一级驱动单元的信号输入端。

2.如权利要求1所述的栅极驱动电路，其中每一驱动单元尚包含稳压电路耦接于所述第一节点与所述输出端之间。

3.如权利要求2所述的栅极驱动电路，其中所述稳压电路包含：

第五开关，具有第一端耦接第二节点、第二端耦接所述低电压源、控制端耦接所述信号输入端；

第六开关，具有第一端耦接所述第二节点、第二端耦接所述低电压源、控制端耦接第三时钟信号；第七开关，具有第一端耦接所述第一节点、第二端耦接所述低电压源、控制端耦接所述第二节点；以及

第八开关，所述第八开关具有第一端耦接所述第三开关的第二端、第二端耦接所述低电压源、控制端耦接所述第二节点；

第九开关，具有第一端与控制端接收所述第一时钟信号、第二端耦接所述第二节点。

4.如权利要求3所述的栅极驱动电路，其中所述第一、第二、第三、第四、第五、第六、第七、第八及第九开关为薄膜晶体管。

5.如权利要求3所述的栅极驱动电路，其中所述第一时钟信号、所述第二时钟信号、所述第三时钟信号的工作周期为1/4。

6.如权利要求5所述的栅极驱动电路，其中所述输入信号为高准位时，所述第一时钟信号亦为高准位。

7.如权利要求3所述的栅极驱动电路，所述第二时钟信号落后所述第一时钟信号一相位差，且所述第三时钟信号落后所述第二时钟信号所述相位差。

8.如权利要求7所述的栅极驱动电路，其中所述第二时钟信号与所述第一时钟信号的脉冲具有重叠部分，且所述第三时钟信号与所述第二时钟信号的脉冲亦具有重叠部分。

9.如权利要求8所述的栅极驱动电路，其中所述重叠部分的长度小于或不大于时钟信号的单一脉冲宽度的1/2。

10.如权利要求2所述的栅极驱动电路，其中所述稳压电路包含：

第五开关，具有第一端耦接第八开关的第二端与第六开关的控制端、第二端耦接低电压源、控制端耦接所述信号输入端，所述第六开关尚具有第一端接收所述第一时钟信号与所述第八开关的第一端、第二端耦接第二节点，而所述第八开关的第一端与控制端同时接收所述第一时钟信号；以及

第七开关，具有第一端耦接所述第一节点、第二端耦接所述低电压源、控制端耦接所述第二节点。

11.如权利要求10所述的栅极驱动电路，其中所述稳压电路尚包含第一电容耦接于所述第一节点与所述信号输出端之间。

12.如权利要求10所述的栅极驱动电路，其中所述第一、第二、第三、第四、第五、第六、第七、及第八开关为薄膜晶体管。

13.如权利要求10所述的栅极驱动电路，其接收所述第一时钟信号及所述第二时钟信号，其中所述第二时钟信号落后所述第一时钟信号一个相位差。

14.如权利要求13所述的栅极驱动电路，其接收所述第一时钟信号及所述第二时钟信号，其中所述第二时钟信号与所述第一时钟信号的脉冲具有重叠部分。

15.如权利要求14所述的栅极驱动电路，其中所述重叠部分的长度小于或不大于时钟信号的单一脉冲宽度的1/2。

16.如权利要求14或15所述的栅极驱动电路，其中所述第一时钟信号、所述第二时钟信号的工作周期为1/3。

17.如权利要求16所述的栅极驱动电路，其中所述输入信号为高准位时，所述第一时钟信号亦为高准位。