[发明专利]3G-SDI高清数字视频信号发生系统

权利要求书

1.3G-SDI高清数字视频信号发生系统，其特征在于，该系统的工作流程是：

a.振荡器(1)产生时钟信号；

b.用户通过控制按键(6)对FPGA(8)做出命令，选择输出的信号模式和信号格式，精密时钟调整器(2)接收FPGA(8)传来的指令，把振荡器产生的时钟信号调制成与选择的信号格式相对应的振荡频率范围，输入至FPGA(8)中；

c.FPGA(8)使用IP核中的内部算法，生成一帧测试图像，然后对一帧测试图像的形成过程进行重复，根据用户选择的格式以并行数字信号的形式输出，将b过程调制的振荡频率作为时钟频率，来控制输出并行数字信号的传输速率；

d.并串转换器(9)对FPGA(8)输出的并行数字信号进行并串转换处理，得到串行数字信号，并达到用户所选择信号格式的传输标准；

显示器(7)实时显示输出信号的模式及格式；

电源(10)为整体工作电路供电。

可以选择输出的信号格式有11种：在2.97Gbps速率下生成输出1080p@50Hz、1080p@59.94Hz、1080p@60Hz格式的数字视频信号；在1.485Gbps和1.483Gbps速率下生成输出1080i@50Hz、1080i@59.94Hz、1080i@60Hz、720p@50Hz、720p@59.94Hz和720p@60Hz格式的数字视频信号；在标清范围内生成输出480i和576i格式的信号。

可以选择输出的信号模式有9种：彩条信号、频率扫描信号、黑场信号、病态矩阵信号、亮度坡度信号、Y/C全范围斜坡信号、SMPTE 75％条形信号、SMPTERP219条形信号及亮度脉冲与条形信号。

2.根据权利要求1所述的3G-SDI高清数字视频信号发生系统，其特征在于，该系统还设有USB接口(3)、SD/MMC卡接口(4)和同步动态随机存储器(5)，用户通过USB接口(3)或SD/MMC卡接口(4)输入自定义的图像信号至FPGA(8)中，FPGA(8)通过其IP核的内部算法，将输入的串行信号转化成并行信号并存入SDRAM(5)中，SDRAM(5)以高速率将并行信号输入到FPGA(8)中，根据选择的格式经IP核中的内部算法将图像信号重新编排，生成并行数字信号，再以精密时钟调整器(2)调制的振荡频率作为时钟频率，来控制输出并行数字视频信号的传输速率。

3.根据权利要求1或2所述的3G-SDI高清数字视频信号发生系统，其特征在于，在所述的并行数字信号中嵌入音频信号。