[发明专利]存储器装置

说明书

本案是申请号为2006101265715，申请日为2006.8.28，发明名称为《存储器控制器，存储器装置以及选通信号校准方法》的分案申请。 

技术领域

本发明是有关于一种存储器装置。 

背景技术

图1为一现有存储器控制器，利用数据信号(DQ)和数据选通信号(DQS)传送数据。一命令产生器112传送一读取命令至一存储器装置(未图标)，而该存储器装置响应一DQ和一DQS至存储器控制器102。在该存储器控制器102中，DQ和DQS分别经过一DQ通道104和DQS通道106。DQ通道104和DQS通道106为简化过后的示意图，代表存储器控制器102中相关的电路，例如金属导线，缓冲器和接触点等会造成信号延迟的组件。因此当DQ和DQS通过后就会被延迟，而变成延迟数据信号(DQX)和延迟数据选通信号(DQSX)。传统上DQS在读取时是以边缘触发，而在写入时是以中间触发。由于DQ通道104和DQS通道106在传送数据过程中会产生不一致的延迟效应，所以需要一个延迟单元108来补偿DQSX的延迟差异，使DQSX的上升边缘大致对齐DQX的中间。延迟单元108是受到延迟校准单元114的控制，随着一内部时脉#CLK而调整。接着DQX和DQSX就输入至一正反器110，而DQX则被DQSX取样而产生输出数据。 

图2a为一存储器控制器中的时序误差图。一DQ的上升与下降边缘耗时设定期t_S，而电压维持在高点的时间为稳定期t_H。只有在稳定期t_H期间所取样到的数据是有效的。从DQ所衍生的DQX，具有延迟X。而从DQS衍生的DQSX具有比X长的延迟Y，大致上使DQSX的上升边缘对齐DQX的稳定期t_H中间。 延迟单元108在延迟校准单元114的控制下，调整延迟Y的值。传统上DQSX和DQX的时间差是1/4周期。把DQXS的上升边缘对齐到DQX的稳定期t_H中间，可以确保所取样的数据具有正确性。延迟校准单元114虽然补偿了DQS通道106和DQ通道104之间的延迟差异，但是随着温度、电路不匹配以及电线长度差异，延迟的程度也会随之变化。因此要准确的补偿延迟也是一件技术上的瓶颈，有待发开一种有效的机制来维持1/4周期的延迟量。 

图2b为现有自动更新程序的时序图。在图2b中，一更新命令#AR被发出后使一存储器装置(未图标)执行一自动更新程序，占用多个时脉周期t_RFC。在自动更新程序的期间，DQS和DQ皆为空白信号(don’t care)，而命令线上的信号则为空命令NOP。或者说，在自动更新程序期间，DQ通道104和DQS通道106并未传送任何有用的数据，这种闲置状况不利用实在可惜。 

发明内容

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下： 

本发明另提供一种存储器装置，包含一命令译码器，用以接收一读取命令或一更新命令。一或门耦接至该命令译码器，当接收到更新命令时，激活一校准模式。一存储器数组储存一校准数值。一DQS驱动器耦接至该或门，当校准模式激活时，产生一数据选通信号。一多任务器耦接至该存储器数组，当校准模式激活时，从该存储器数组输出该校准数值。一DQ驱动器耦接至该多任务器和或门，当校准模式激活时，从该多任务器读取该校准数值，产生一数据信号，该数据信号包含该校准数值。 

附图说明

图1为一现有存储器控制器，利用DQ和DQS传送数据； 

图2a为一存储器控制器中的时序误差图； 

图2b为现有自动更新程序的时序图； 

图3为本发明实施例之一的存储器控制器； 

图4为图3中的调整单元202的实施例； 

图5为图4中校准器402的实施例； 

图6为图4中控制单元404的实施例； 

图7为DQX和DQSX的时序图； 

图8为本发明选通信号校准方法的流程图； 

图9为本发明实施例的一支持选通信号校准模式的存储器装置； 

图10为一改良的自动更新程序的时序图。 

附图标号 

102～存储器控制器；        104～DQ通道； 

106～DQS通道；             108～延迟单元；