[发明专利]一种用于安全稳定控制装置电气量计算的FPGA模块

权利要求书

1.一种用于安全稳定控制装置电气量计算的FPGA模块，其特征在于：包括时钟逻辑单元、地址译码逻辑单元、命令状态寄存器、系统控制器、智能FFT处理单元(FFT_LINE)、坐标旋转计算机单元(CORDIC)；

所述FPGA模块输入信号连接外部CPU地址总线Addr、数据总线D、读信号nRD、写信号nWR以及输入时钟clkin；

智能FFT处理单元包括智能记忆逻辑、输入缓冲区、输出缓冲区、FFT运算单元、数据输入处理单元、数据输出处理单元、FFT_LINE核心控制器、数据输入控制器以及数据输出控制器；

智能记忆逻辑有2路输入信号，1路连接命令状态寄存器输出Reset信号，1路连接到外部CPU写信号nWR，其输出地址线Add[6..1]连接输入缓冲区地址端，输出Copy_Add[6..1]连接到数据输入控制器；

数据输入控制器输出读信号nFRD、读地址addrR连接到输入缓冲区，输出写信号nFFWR、写地址addrFW连接到FFT运算单元计算缓冲区，输出PRO_IN_OVER连接到FFT_LINE核心控制器；数据输出处理控制器输出写信号nFWR、写地址addrW连接到输出缓冲区，输出读信号nFFRD、读地址addrFR连接到FFT运算单元计算缓冲区，输出PRO_OUT_OVER连接到FFT_LINE核心控制器；

FFT运算单元中的FFT运算控制器输出FFT_OVER信号连接到FFT_LINE核心控制器，FFT_LINE核心控制器产生EN_PRO_IN连接到数据输入处理控制器，产生EN_PRO_OUT信号连接到数据输出处理控制器，产生EN_FFT信号连接到FFT运算单元；

坐标旋转计算机单元包括输入数据处理逻辑、输出数据处理逻辑、CORDIC运算控制器、CORDIC计算逻辑以及2选1选择器，CORDIC运算控制器输出读信号nRDCdc、写信号nWRcdc连接到FFT_LINE单元输出缓冲区，产生地址输入选择信号以及地址信号Cddr[19..1]连接到地址译码逻辑单元，产生有效值/相角输出锁存信号连接到2选1选择器控制端；

输入数据处理逻辑输入端连接FFT_LINE单元输出缓冲区数据总线，输入数据处理逻辑输出连接到CORDIC计算逻辑输入，CORDIC计算逻辑输出连接到输出数据处理逻辑，输出数据处理逻辑输出连接到2选1选择器输入。

2.根据权利要求1所述的一种用于安全稳定控制装置电气量计算的FPGA模块，其特征在于：所述的FFT运算单元包括计算缓冲区、FFT运算控制器以及FFT计算逻辑；FFT运算控制器输出读信号nRDB、写信号nWRB连接到计算缓冲区，产生输入数据锁存信号DataInEn、输出数据锁存信号DataOutEn连接到FFT计算逻辑，FFT运算控制器输出当前运算级信号CurrStep[4..0]、当前级运算计数信号count连接到FFT计算逻辑，FFT计算逻辑输出地址线addrB[6..1]连接到计算缓冲区。

3.根据权利要求1所述的一种用于安全稳定控制装置电气量计算的FPGA模块，其特征在于：所述的智能记忆逻辑包括模32地址加1逻辑和D触发器；模32地址加1逻辑输入连接命令状态寄存器输出的Reset信号以及外部CPU写信号nWR，输出地址信号Add[6..1]分两路，一路连接到输入缓冲区，一路连接到D触发器输入端；D触发器输入时钟端连接系统时钟Clk_Sys，低有效使能端连接外部CPU写信号nWR。

4.根据权利要求1所述的一种用于安全稳定控制装置电气量计算的FPGA模块，其特征在于：所述的智能FFT处理单元(FFT_LINE)之间采用的是并行架构，即各条线路对应的FFT_LINE单元是完全并行运行的。

5.根据权利要求1所述的一种用于安全稳定控制装置电气量计算的FPGA模块，其特征在于：所述的智能FFT处理单元(FFT_LINE)内部计算电力线路各电气量时采用的是串行架构，即共用1个FFT运算单元，待计算完第1路电气量后再计算第2路，依此类推，直到计算完所有电气量。