[发明专利]执行存储器消歧的技术无效
申请号: | 200910209873.2 | 申请日: | 2007-03-06 |
公开(公告)号: | CN101727313A | 公开(公告)日: | 2010-06-09 |
发明(设计)人: | E·克里默;G·萨夫兰斯基;I·蒙亚克;J·多维克 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/38 | 分类号: | G06F9/38;G06F9/318 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 朱海煜;徐予红 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 执行 存储器 技术 | ||
本申请是申请日为2007年3月6日、申请号为200710087737.1、 发明名称为“执行存储器消歧的技术”的申请的分案申请。
技术领域
本公开涉及信息处理领域,以及更具体来说,涉及存储 器存取管理领域。
背景技术
在一些现有技术微处理器或处理系统中,信息(数据或 指令)可由微处理器采用诸如“加载”操作或“存储”操作之类的操 作来存取。此外,加载和存储操作可响应由处理器执行的指令(或者 子指令,例如微操作或“uop”)而执行。在一些处理体系结构中,加 载指令可被解码为一个uop,而存储指令则可被解码为两个或两个以 上uop,其中包括存储地址(STA)uop和存储数据(STD)uop。为了本公 开的目的,存储uop以及指令将称作“存储操作”或“存储”,以及 加载uop和指令将称作“加载操作”或“加载”。
在一些处理器或处理系统中,多个加载和存储操作可同 时执行或者挂起。例如,在包含其中的每个可同时对不同操作起作用 的多个处理级的流水线式处理器中,可能有若干加载和存储操作被同 时进行,每个在流水线中的不同级上进行。但是,在各个流水线级上, 通过加载指令从其中加载数据或者通过存储指令向其中存储数据的 地址(统称“目标地址”)是未知的或者“不明确的”。这是因为加载 和存储指令或uop的目标地址有时在已经开始执行加载或存储之后 才确定。
图1说明一种流水线式处理器的一部分,其中具有取/ 预取级、对适当指令或uop分配寄存器的一个或多个重命名单元、以 及调度和存储指令或uop、例如与加载和存储对应的uop、直到确定 它们相应的目标地址为止的一个或多个调度单元/保留站单元。
当加载和存储(例如STA uop)从保留站分发时,它们可 被发送到地址生成单元,地址生存单元生成要发送到存储器或高速缓 存的加载和存储的相应线性地址。加载操作通常从保留站分发到存储 器有序缓冲器(MOB)内的加载缓冲器中,在其中检验加载是否有冲突 以及与其它存储操作的相关性。如果不存在冲突或者与存储的相关 性,则加载可分发给存储器/高速缓存群集。否则,在被分发到存储 器/高速缓存之前,加载可能需要在MOB等到解决了相关性和/或冲 突。
一旦加载被分发给存储器/高速缓存,存储器/高速缓存 可能把作为加载的目标的数据返回给执行单元保留站,执行单元保留 站可采用加载数据来生成下一个的地址,用作将从调度器/保留站分 发的某个后续uop的操作数。
可能包括STA uop的存储操作可遵照与加载相似的途 径。但是,通常不允许存储不按程序顺序分发给存储器/高速缓存, 而加载则可在加载与其它存储操作之间不存在相关性/冲突时的任何 时间被分发给存储器/高速缓存。
在一些现有技术处理器中,MOB用于以适当顺序存储加 载和存储操作,使得向存储单元写信息的所有存储操作被分发并且允 许它们在可采用来自相同地址的信息的加载操作之前将其信息写入 存储器。按照程序顺序在相应的加载操作(即加载操作具有与先前的 存储操作相同的目标地址)之前出现的存储操作可称作“较旧的”存 储操作,以及相应的加载操作可称作比按程序顺序的先前存储操作 “较新的”加载操作。
如果不存在加载与存储之间的相关性/冲突,则加载相 对于存储可不按程序顺序来存取存储器。在现有技术的一部分中,在 较旧的挂起存储之前所处理的加载被假定为始终对应于相同的目标 存储器地址,以便阻止先前处理的加载可能加载将由较旧的存储所较 新的数据,因而通过返回废弃的信息而在它们所对应的无论什么程序 中产生不正确的结果。
但是,由于并非在处理按照程序顺序的较旧的挂起存储 之前所处理的所有加载都对应于相同的存储器地址,所以这个假设可 能证明是过于保守的。因此,加载可被延迟许多周期向存储器发出, 直到相应的较旧的挂起存储被处理并以适当顺序存储在MOB中为止。 这又可能引起存储器存取时间的不必要延迟,它可能过度侵蚀处理器 和系统性能。
发明内容
本发明公开了一种用于执行存储器消歧的方法的实施例,包括:
如果对应于加载操作的饱和计数器处于门限值并且没有出现最 大的误预测率,则把所述加载操作预测为与较旧的挂起存储操作没有 冲突;
如果所述加载操作的饱和计数器没有处于门限,则使所述饱和计 数器递增;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910209873.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:相移光刻掩模的设计和布局
- 下一篇:具有改进链路控制的高数据速率接口