[发明专利]锁相回路及其控制方法

说明书

技术领域

本发明涉及锁相回路，特别是涉及加速锁定频率的电路结构。

背景技术

锁相回路(Phase Lock Loop)，是用来合成频率讯号的典型技术。图1为一传统的锁相回路100，可接收一较低频的参考讯号f_REF以合成一较高频的输出讯号f_VCO。该输出讯号f_VCO经由一分频器150进行分频N倍之后，得到的分频结果f_DIV回馈至锁相回路100的输入端。在锁相回路100的输入端，一相位频率检测器110比较该参考讯号f_REF和分频结果f_DIV的相位，根据两者的差异以产生一上升讯号#U和一下降讯号#D。举例来说，参考讯号f_REF领先分频结果f_DIV时，相位频率检测器110输出上升讯号#U。相对的，参考讯号f_REF落后分频结果f_DIV时，该相位频率检测器110输出下降讯号#D。一充电泵120耦接该相位频率检测器110，将产生的上升讯号#U和下降讯号#D转换为驱动电流i_P。该驱动电流i_P接着经过一由电阻R_A以及电容C_A与C_B所构成的低通滤波器130后，转换为一驱动电压V_tune，可用来调控一压控振荡器(VCO)140。该压控振荡器140遂依据该驱动电压V_tune的值产生输出讯号f_VCO。

上述的锁相回路100形成一个回馈机制，所产生的输出讯号f_VCO通常会摆荡一段时间，才慢慢收敛至目标频率。这段时间又通称为锁定时间(locktime)。在频率尚未锁定期间，回路频宽(loop bandwidth)大小决定了输出讯号f_VCO的变化率。回路频宽若宽，输出讯号f_VCO可快速跳动收敛，但是相位噪声(phase noise)及突波噪声(spurious noise)也大。反之；回路频宽若窄，输出讯号f_VCO则可平稳缓慢的趋向收敛，但所需锁定的时间较长，为了能够同时提供无线通讯系统快速跳频(frequency hopping)功能与低相位噪声的要求，传统锁相回路频率快速锁定的方法为当频率在尚未锁定之时，增加充电泵的电流与减少低通滤波器上电阻以增加回路频宽，当频率锁定之后再减少充电泵的电流与增加低通滤波器上电阻以降低回路频宽，但此两段式切换回路频宽来达到快速频率锁定的过程中，易导致频率锁定之后，控制VCO的电压V_tune讯号的扰动，例如由较宽的回路频宽一下子转换为较低为低的回路频宽，滤波器上电阻被切换为大电阻，然而流过此电阻的电流依然很大，相当于一大的电压横越此电阻，在低通滤波器的输出V_tune讯号形成电压阶梯(voltage step)，此电压阶梯会使锁相回路脱离原本锁定的频率而需再次追锁，但此时已切换为窄的回路频宽，重新锁定所需的时间变长，违反先前欲快速锁的目的，如此的现象在分数型(fractional-N type)的频率合器将更为明显。所以为了改善上述问题，达到快速且稳定的锁相回路是本发明的起缘。

发明内容

本发明提出一种锁相回路，包括一第一充电泵，耦接一驱动控制讯号，以产生第一驱动电流；一滤波器，耦接该第一驱动电流以产生一驱动电压，其中该滤波器包括一零点路径；以及一分流电路，根据该零点路径的压降，分流该第一驱动电流。

本发明亦提出一种锁相回路的控制方法，其中该锁相回路包括一相位频率检测器、一第一充电泵、一低通滤波器、一压控振荡器以及一分频器，该控制方法包括根据一驱动控制讯号，以产生第一驱动电流；根据该第一驱动电流，产生一驱动电压；以及根据该低通滤波器中一零点路径的一压降，由该零点路径的一第一端点，分流该第一驱动电流。

附图说明

图1为一典型的锁相回路的架构图；

图2a为本发明实施例的传导放大器，控制器，充电泵和低通滤波器；

图2b为本发明另一实施例的传导放大器；

图2c为本发明另一实施例的传导放大器和第二充电泵；

图3a是现有技术图1中，单纯增加充电泵输出的驱动电流iP，以增加锁相回路的回路频宽与回路增益所导致驱动电压Vtune振荡的时序图；

图3b是为根据本发明实施例，采用传导放大器202a之后所产生的驱动电压Vtune时序图；