[发明专利]用于使用下界距离来执行抽象-精化的方法和装置

说明书

技术领域

本公开一般地涉及电子设计自动化(EDA)。具体而言，本公 开涉及用于通过使用抽象-精化技术来验证电路设计的功能的方法和 装置。

背景技术

半导体制作技术的发展已经造成每半导体器件的晶体管数量 的急剧增加。晶体管计数的这一增加使得计算机架构师能够创建具 有急剧增加的设计复杂度的数字电路设计。因而，随着数字电路设 计变得更复杂，也更多地涉及到为了验证它们的实施的正确性而需 要的工作。

为了验证电路设计的功能，电路设计验证团队通常执行基于模 拟的验证方法、形式验证方法或者这二者的组合。在基于模拟的验 证期间，验证团队通常将随机输入激励施加到待验证的电路设计 (CUV)以对CUV进行模拟并且对来自模拟的响应与预计的响应进 行比较。按照随机输入激励对CUV进行模拟在性质上是概率性的并 且依赖于大量输入向量以实现对CUV的行为的合理覆盖。然而随着 电路设计变得更复杂，随机输入激励在覆盖CUV的重要拐角情况时 变得不太有效。

在形式验证期间，验证团队通常尝试证实或者反证CUV的功 能的正确性。形式验证通常涉及到构造对CUV的正确功能进行限定 的形式规范和/或性质汇集、然后使用形式证据以确定CUV的实施是 否满足形式规范和/或性质汇集。然而，如果没有使用具体技术以使 验证更高效，则形式规范可能计算成本高。

抽象-精化是这样一种方式，该方式创建CUV的抽象数学模型 并且展开抽象模型直至满足性质或者为CUV发现反例。具体而言， 如果抽象-精化程序确定抽象模型满足性质，则它确定CUV也满足 性质。另一方面，如果抽象模型在功能上变得等效于CUV并且形式 验证技术发现反例，则抽象-精化程序确定CUV不满足性质。遗憾 的是，抽象-精化方式甚至可能计算成本高。因此，希望对使用抽象- 精化的形式验证技术的效率进行改进。

发明内容

一些实施方式提供用于验证电路设计的功能的方法和装置。具 体而言，一些实施方式通过确定使用抽象-精化的形式验证工具何时 可以避免执行可达性分析来提高该形式验证工具的性能。

可以使用状态变量集合来限定性质，从而各状态变量与CUV 中的顺序要素相关联。在两个顺序要素之间的路径的长度可以至少 部分地基于路径中的顺序要素数量，从而在两个状态变量之间的距 离等于在与两个状态变量相关联的两个顺序要素之间的最短路径的 长度。

抽象模型的下界距离(LBD)可以定义如下。如果抽象模型包 含CUV中的与性质中的状态变量的距离为k或者更少的所有状态变 量，则抽象模型的LBD等于k。换而言之，抽象模型的下界距离k 是距离值，从而距离为k或者更少的所有状态变量在抽象模型中。

用于抽象模型的上界距离可以被定义为在抽象模型中的状态 变量与性质中的状态变量之间的最大距离值。

在一些实施方式中，系统可以构造称为LBD抽象模型的如下 抽象模型，该抽象模型包括CUV中的与性质中的状态变量的距离为 k或者更少的所有状态变量。注意这一抽象模型的LBD为k。然后， 系统可以通过使用LBD抽象模型来确定对于性质而言是否存在反 例。如果存在反例，则系统可以存储值k，从而抽象-精化技术可以 使用存储的LBD值以确定是否可以略过可达性分析。另一方面，如 果不存在反例，则系统可以确定CUV满足性质。

具体而言，抽象-精化技术可以针对抽象模型计算上界距离并 且确定当前LBD值是否大于或者等于上界距离。如果当前LBD值 大于或者等于上界距离，则抽象-精化技术可以推断抽象模型不满足 性质，并且抽象-精化技术可以决定不对抽象模型执行可达性分析。 注意系统可以与抽象精化并行地执行LBD计算。

系统可以使用诸多技术来确定反例，这些技术包括但不限于基 于二元决策图(BDD)的技术、基于自动测试图案生成器(APTG) 的技术和基于可满足性(SAT)的技术。基于SAT的技术包括但不 限于有界模型检验(BMC)、归纳和插值。

附图说明

图1图示了根据一个实施方式的在集成电路的设计和制作过 程中的各种阶段；

图2图示了根据一个实施方式的验证环境；

图3图示了根据一个实施方式的用于与CUV相关联的多个抽 象模型的示例性图示；