[发明专利]半导体器件和操作半导体器件的方法

说明书

技术领域

本发明涉及半导体器件和操作半导体器件的方法，并且特别地，本发明涉及具有用于存储器的电路的半导体器件和操作该半导体器件的方法。

背景技术

已知其中集成有诸如动态随机存取存储器(DRAM)的存储器的半导体集成电路。近年来，响应于低功耗的需求，半导体集成电路在电源电压的降低方面取得进步。响应于此需求，嵌入DRAM也在电源电压的降低方面取得进步。然而，随着电源电压的降低的进步，MOS晶体管的阈值电压接近于电源电压，从而存在很难快速读取嵌入DRAM的可能性。作为处理此问题的技术，已知具有接地预充电构造的DRAM。

例如，日本特开专利申请JP-P2004-265533A(对应于US6,914,840(B2))公布一种半导体存储器电路。图1是示出JP-P2004-265533A的半导体存储器电路的电路图。该半导体存储器电路101包括存储器单元102、虚设单元(dummy cell)104、预充电电路108、以及传感放大器106。存储器单元102包括第一电容器111和第一晶体管Qc。第一电容器111积累与存储器数据相对应的电荷。第一晶体管Qc在栅极处被连接至字线WL，在源极/漏极区域中的一个处被连接至第一位线BT，并且在源极/漏极区域中的另一个处被连接至第一电容器111。虚设单元104包括第二电容器112、第二晶体管Qr1、以及第三晶体管Qr2。第二电容器112具有比第一电容器111小的电容。第二晶体管Qr1在栅极处被连接至虚设字线WR，在源极/漏极区域中的一个处被连接至第二位线BN，并且在源极/漏极区域的另一个处被连接至第二电容器112。当虚设字线WR未激活时，响应于预充电信号，第三晶体管Qr2将第二电容器112电气连接至提供第一电压的电压线WRP。当字线WL和虚设字线WR未激活时，预充电电路108将第一和第二位线BT和BN预充电到第二电压。当字线WL和虚设字线WR被激活并且第一和第二电容器111和112分别被电气连接至第一和第二位线BT和BN时，传感放大器106检测第一和第二位线BT和BN之间的电势差。然后，传感放大器106将第一和第二位线BT和BN的电压分别放大到第一和第二电压或者第二和第一电压。字线WL和虚设字线WR的从未激活电压电平到激活电压电平的转变的方向为从第二电压到第一电压。

图2是示出JP-P2004-265533A的半导体存储器电路的操作的时序图。可知的是，如下地操作此半导体存储器电路。在预充电时段期间(以及在字选择时段之前)，预充电线PDL被激活(VDD)，并且通过预充电电路108将第一和第二位线BT和BN预充电到接地电压。另外，电压线WRP被激活(VPP)，并且经由晶体管Qr2充电第二晶体管112(电容Cs)。然后，在字选择时段期间，字线WL被激活(VPP)，并且经由晶体管Qc将第一电容器111(电容CS)的电荷提供给第一位线BT。结果，在第一电容器111中积累与数据相对应的电荷的情况下，第一位线BT的电势是BT(H)。另一方面，在第一电容器111中没有积累与数据相对应的电荷的情况下，第一位线BT的电势是BT(L)：GND。在这样的情况下，虚设字线WR也被激活(VPP)，并且第二电容器112的电荷经由晶体管Qr1被提供给第二位线BN。结果，第二位线BN的电势是BT(H)和BT(L)之间的中间电势。换言之，建立BT(H)-BN＝BN-BT(L)＝ΔV。在这里，基于[位线电容Cb]/Cs确定ΔV。然后，传感放大器106被激活(VDD)。结果，当第一位线BT的电势是BT(H)时，BT(H)被增加到VDD。另外，由于第二位线BN的电势是BN(H)，所以BN(H)被减少到GND。另一方面，当第一位线BT的电势是BT(L)时，BT(L)保持GND。此外，由于第二位线BN的电势是BN(L)，因此BN(L)被增加到VDD。

然而，我们已经发现下述事实。根据上述JP-P2004-265533A的半导体存储器电路，认为需要在是激活的电平的VPP(或者接近于VPP＞VDD的电压：正)以及在是未激活的电平的VBB(负)驱动包括用于读取虚设单元104的虚设字线WR、用于预充电的电压线WRP、以及存储器单元102的字线WL的三种布线。用于提供这两种电压的电源的电流效率低，并且在读取操作上要消耗的电功率占整个电源中其电源的百分比是百分之四十或者更多，其是最大的比率项目。因此，在具有存储器电路的半导体器件中，期待能够减少功率消耗的技术。