[发明专利]多个格式化设备的同步控制方法以及流格式化设备无效

申请号：	200910206095.1	申请日：	2009-10-21
公开（公告）号：	CN101729235A	公开（公告）日：	2010-06-09
发明（设计）人：	斯特凡纳·菲约;帕斯卡尔·格拉瓦耶;斯特凡纳·吉耶莫	申请（专利权）人：	汤姆森许可贸易公司
主分类号：	H04L7/00	分类号：	H04L7/00;H04N7/24
代理公司：	中科专利商标代理有限责任公司 11021	代理人：	王波波
地址：	法国布洛涅***	国省代码：	法国;FR
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	格式化设备同步控制方法以及
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种对多个用于对流(TS)进行格式化的设备(FE1、FE2)的同步控制方法，每一个设备(FE1、FE2)接收流(TS)并向至少一个调制器发送格式化的流(TS_SFN1、TS_SFN2)，所述设备(FE1、FE2) 接收由时基TB产生的主脉冲和次脉冲，所述格式化的流(TS_SFN1、 TS_SFN2)包括一连串被称作“兆帧”(MF₁、MF₂、……、MF_n)的分组块以及兆帧初始化分组MIP，所述分组MIP包括指向后一兆帧的指针，所述分组MIP由至少一个调制器使用来在时间上相对于由所述时基TB 产生的脉冲对兆帧(MF_n)的时间位置进行标识，所述脉冲由每一个设备(FE1、FE2)以及所述至少一个调制器接收，时钟(HA)向所述多个设备(FE1、FE2)提供当前日期，其特征在于所述方法包括以下步骤：

-定义传统上与设备(FE1、FE2)发送兆帧(MF₁)的发送日期相对应的参考日期(DREF)，所述日期(DREF)是在时间系统中表达的；

并且在兆帧(MF_n)的每一次发送时：

-根据所述时钟(HA)来确定所述时间系统中表达的当前日期 (DCOUR)；

-根据相对于所述参考日期(DREF)确定的兆帧(MF_n)的时间位置，相对于由时基TB产生的主脉冲确定下一兆帧(MF_n+1)的时间位置 (POS)：

-根据该时间位置(POS)来确定兆帧初始化分组MIP内容；

-将所述兆帧初始化分组MIP插入所述格式化的流(TS_SFN1、 TS_SFN2)中。

2.根据权利要求1所述的方法，所述时基TB传送具有周期T_B的主脉冲，其特征在于所述当前日期(DCOUR)的确定步骤具有优于T_B/2的精度。

3.根据权利要求2所述的方法，所述时基TB还传送具有周期T_A的次脉冲，其中T_A小于T_B，其特征在于所述时间位置(POS)是以多个周期 T_A来表达的。

4.根据前述权利要求中任意一项所述的方法，其特征在于所述参考日期(DREF)的定义步骤在于：读取在所述设备(FE1、FE2)的存储装置中存储的日期值(DREF)。

5.根据权利要求1至4中任意一项所述的方法，其特征在于所述格式化的流(TS_SFN1、TS_SFN2)遵循DVB标准。

6.根据权利要求1至4中任意一项所述的方法，其特征在于所述格式化的流(TS_SFN1、TS_SFN2)遵循ISDB-T标准。

7.根据权利要求1至4中任意一项所述的方法，其特征在于所述格式化的流(TS_SFN1、TS_SFN2)遵循ATSC标准。