[发明专利]控制非易失性存储装置中损耗的存储器控制器及操作方法

说明书

技术领域

本发明涉及一种在非易失性存储装置中均衡静态损耗量的方法。本 发明还涉及用于根据该方法来运行非易失性存储装置的存储器控制器。

背景技术

具有非易失性存储单元的阵列的非易失性存储装置为本领域中公 知的。非易失性存储器可以是NOR型或NAND型的。在一些类型的非易 失性存储器中，存储器的特点是具有多个块，每一块具有多个位，块中的 所有位为可同时擦除的。因为同一块中的所有位或单元被一起擦除，因此， 将其称为闪速存储器。在块被擦除后，在NOR存储器的情况下可以以一 定大小（例如字节）来编程该块中的单元，或在NAND存储器的情况下立 即编程页面。

参考图1，示出了现有技术的存储器控制器10。该存储器控制器10 具有保存程序指令的NOR存储器12，该程序指令由用于运行NAND存储 装置20的控制器10来执行，NAND存储装置20连接于该控制器10。控 制器10还连接于主机装置30，其中用户或主机装置30可以给控制器10 提供地址信号、数据信号和控制信号，用以由控制器10来运行NAND存 储装置20。尽管图1中所示的控制器10被显示为在控制NAND存储装置 20，但对于本领域的普通技术人员来说，控制器10还可以控制NOR类型 的存储装置或具有以下将要描述的性能的任意其他类型的非易失性存储 装置是清楚的。进一步地，尽管所示的NAND控制器10与NAND存储装 置20“分离”，但很显然这仅仅出于示意的目的，并且可以将控制器10和 存储装置20集成在同一集成电路中用以形成单个整体装置。因此，如下 面所描述，将控制器10的运行认为是存储装置20的内部运行。

众所周知，由主机装置30提供给控制器10的地址信号具有逻辑地 址的性质，并且控制器10必须将逻辑地址翻译为物理地址。进一步地， 该NAND存储装置20的特点是具有多个块，每一块包括被一起擦除的多 个位或存储单元。因此，在擦除操作中，整个块的存储单元被一起擦除。 如以上所讨论，对于所有的闪速存储装置这样的特征是普遍的，其中块中 所有的存储单元被“闪速”擦除。

闪速非易失性存储装置存在的问题之一是，在诸如数据保留的问题 发生之前存在块能够被擦除的有限数量。所以，期望可以均化“损耗”或 每一块被擦除的周期数量。因此，期望均衡闪速存储装置中的块的损耗。

参考图2，示出了现有技术的其中完成损耗均衡的一种方法的示意 图。如前所讨论，关联于每一块的是物理地址，其被映射到用户逻辑地址。 存储装置20具有用以保存数据的第一多个块（被指定为用户逻辑块0-977， 关联的物理块地址被指定为200，500，501，502，508，801等到100）。 该存储装置20还包括包含空闲块、坏块和系统开销块的第二多个块。这 些是被擦除块和不保存数据的其他块。在用于均衡非易失性存储单元的块 上的损耗的现有技术的第一实施例中，当更新某一块，例如具有物理地址 501的用户块2（下面所有的块均引用其物理地址）时，将新数据或块501 中的一些老数据移动到被擦除块。选择来自被擦除池的诸如块800的块， 并且将该新数据或来自块501的一些老数据写入该块。在图2的示例中， 用以保存新数据的是物理块800。随后物理块800关联于第一多个块中的 逻辑块2。其后，擦除块501，并随后将其“移动”为关联于第二多个被 擦除块（以下为“被擦除池”）。通过简单地更新将用户逻辑地址块关联于 物理地址块的表，使物理块501发生从第一多个块（保存有数据的块）到 被擦除池的“移动”。这仅示意性地示出为物理地址块501“移动”到被擦 除池。当物理块501返回到被擦除池时，其以FIFO（先进先出）的方式 返回。因此，物理块501是最后返回到被擦除池的块。其后当另外的被擦 除块返回到被擦除池时，物理块池被“推”到栈的顶部。