[发明专利]半导体集成电路

权利要求书

1、一种半导体集成电路，包括：

保持电路，其具有第1倒相电路及第2倒相电路；和

写入进出口部，其连接到所述保持电路，

其中，所述第1倒相电路的输出侧被连接到所述第2倒相电路的输入侧，

所述第2倒相电路的输出侧被连接到所述第1倒相电路的输入侧和所述写入进出口部，

所述第2倒相电路具有串联顺序连接的相同导电类型的多个晶体管，以及

该多个晶体管的一个晶体管的栅极被连接到所述写入进出口部。

2、权利要求1的半导体集成电路，其中，所述第2倒相电路包括第一晶体管和第二晶体管，所述第二晶体管具有与所述第一晶体管不同的MOS特性，该MOS特性包括扩散层浓度、衬底电压或栅极氧化膜厚度。

3、权利要求1的半导体集成电路，其中，该多个晶体管的一个晶体管的源极接收来自写入线的信号的倒相信号。

4、一种半导体集成电路，包括：

保持电路，其具有第1倒相电路及第2倒相电路；和

多个写入进出口部，其连接到所述保持电路，

其中，所述第1倒相电路的输出侧连接到所述第2倒相电路的输入侧，

所述第2倒相电路的输出侧连接到所述第1倒相电路的输入侧，

所述第2倒相电路具有第一晶体管、与所述第一晶体管不同导电类型的第二晶体管和串联顺序连接的具有相同导电类型的多个晶体管，

所述第一晶体管的栅极被连接到所述第二晶体管的栅极，

该多个晶体管被布置在所述第二晶体管的源极和接地电源之间，以及

所述第二晶体管和该多个晶体管是相同导电类型。

5、权利要求4的半导体集成电路，其中，该多个晶体管的其源极接地到所述接地电源的一个晶体管的栅极接收来自该多个写入进出口部的具有最高活性化率的一个写入进出口部的信号。

6、权利要求4的半导体集成电路，其中，该多个晶体管包括第三晶体管和第四晶体管，所述第四晶体管比所述第三晶体管更远离所述第二倒相电路的输出侧，和

所述第四晶体管的栅极被连接到的一个所述写入进出口部具有活性化率，该活性化率高于所述第三晶体管的栅极被连接到的一个所述写入进出口部的活性化率。

7、一种半导体集成电路，包括：

第一虚拟电路，其具有多个第一晶体管，每个第一晶体管具有相同的阈值电压；

第二虚拟电路，具有第二晶体管和至少一个第一晶体管，该至少一个第一晶体管具有所述第一虚拟电路的所述第一晶体管的相同阈值电压，该第二晶体管具有与所述第一晶体管的阈值电压不同的阈值电压；

第一电源控制电路，用于控制被提供给第一和第二虚拟电路的第一晶体管的电源电压；

第二电源控制电路，用于控制被提供给第二晶体管的电源电压，

其中，第一电源控制电路基于来自第一虚拟电路的输出信号的延迟相位，来控制被提供给第一和第二虚拟电路的第一晶体管的电源电压，和

第二电源控制电路，在被提供给第一和第二虚拟电路的第一晶体管的电源电压被控制之后，基于来自第二虚拟电路的输出信号的延迟相位，来控制被提供给第二晶体管的电源电压。

8、权利要求7的半导体集成电路，其中，第一和第二虚拟电路被放置在功能块中，

所述半导体集成电路包括：

第一计数器电路，用于将来自第一虚拟电路的输出信号的延迟相位与作为功能块的操作时钟的基准时钟进行比较；和

第二计数器电路，用于将来自第二虚拟电路的输出信号的延迟相位与所述基准时钟进行比较，

第一电源控制电路基于所述第一计数器电路的输出，来控制被提供给第一和第二虚拟电路的第一晶体管的电源电压，和

第二电源控制电路基于所述第二计数器电路的输出，来控制被提供给第二晶体管的电源电压。

9、权利要求8的半导体集成电路，其中，功能块是寄存器文卷。

10、权利要求1的半导体集成电路，其中，所述第2倒相电路包括具有与该多个晶体管不同导电类型的第一晶体管，该多个晶体管包括第二晶体管和第三晶体管。

11、权利要求10的半导体集成电路，其中，所述写入进出口部包括第3倒相电路。