[发明专利]具有堆栈式电感和集成电路芯片的小型功率半导体封装及其生产方法

权利要求书

1.一种小型功率半导体封装，包括：

一具有底部功率IC芯片、顶部功率电感和中间电路衬底的键合堆栈；

所述功率电感还包括位于电路衬底上方的具有闭合磁环的电感磁芯， 其带有内部窗口；

所述电路衬底还包括底部半线圈形成的单元以构成位于电感磁芯下 方的底部半线圈；以及

位于电感磁芯上方的顶部半线圈形成的单元；每个顶部半线圈形成的 单元穿过电感磁芯的内部窗口，每个顶部半线圈形成的单元的两个末端分 别耦合相应的一个底部半线圈形成的单元在所述电感磁芯的所述内部窗 口内裸露的末端和与所述相应的一个底部半线圈形成的单元邻近的另一 底部半线圈形成的单元在电感磁芯外的末端，从而共同形成围绕电感磁芯 的电感线圈；

从而实现一种封装引脚小且具有大额定电感的小型功率半导体封装； 其中，功率电感的电感系数范围从0.2mH到10mH，额定电流范围从0.2A 到5A；以及相应的功率半导体的封装引脚面积少于5mm×5mm，封装厚 度小于2mm。

2.如权利要求1所述的小型功率半导体封装，其特征在于：功率IC芯片的 衬底侧键合到电路衬底的底层平面，而功率IC芯片的器件侧则背对电路 衬底。

3.如权利要求2所述的小型功率半导体封装，其特征在于：所述功率IC芯 片的器件侧还包括多个位于其上的底部接触凸块以便于从功率IC芯片引 出外部连接。

4.如权利要求1所述的小型功率半导体封装，其特征在于：所述封装还包括 一种将电感磁芯、顶部半线圈形成的单元和电路衬底密封保护起来的顶部 密封胶。

5.如权利要求4所述的小型功率半导体封装，其特征在于：所述顶部密封胶 还包括采用内含磁性粒子以增大额定电感的模塑料。

6.如权利要求1所述的小型功率半导体封装，其特征在于：所述电路衬底包 括一个引线框架，所述底部半线圈形成的单元包括多个属于引线框架部分 的半线圈图案化的导电引线；所述引线框架具有一个适合所述功率IC芯 片尺寸的底部凹槽。

7.如权利要求1所述的小型功率半导体封装，其特征在于，所述电路衬底包 括：

一个顶层引线框架，所述底部半线圈形成的单元包括多个属于引线框 架部分的半线圈图案化的导电引线；

以及一个与顶层引线框架相匹配的内置预先设定的几何图案的内孔 的底层引线框架，所述底层引线框架层压到顶层引线框架的底部以形成一 个适合所述功率IC芯片尺寸的底部凹槽。

8.如权利要求1所述的小型功率半导体封装，其特征在于：所述顶部半线圈 形成的单元包括若干从上面环绕电感磁芯并进一步连接到合适的底部半 线圈形成的单元以形成电感线圈的键合线。

9.如权利要求1所述的小型功率半导体封装，其特征在于：所述顶部半线圈 形成的单元包括若干与合适的底部半线圈形成的单元连接以形成电感线 圈的三维连接板。

10.如权利要求1所述的小型功率半导体封装，其特征在于：所述电路衬底由 多层电路层压板制成，所述多层电路层压板包括：

顶部导电轨迹层，其含有若干构成底部半线圈形成的单元的底部半线 圈图案化的导电轨迹和多个顶部导电轨迹；

底部导电轨迹层，其含有若干底部导电轨迹；以及

一个将所述顶部导电轨迹层与底部导电轨迹层隔离开的中间绝缘层。

11.如权利要求10所述的小型功率半导体封装，其特征在于：所述中间绝缘 层还包括多个导通孔以便电连接第一组选中的半线圈图案化的导电轨迹 与第二组选中的底部导电轨迹从而在功率IC芯片和功率电感之间形成电 连接。

12.如权利要求10所述的小型功率半导体封装，其特征在于：功率IC芯片的 器件侧与所述多层电路层压板的底层平面键合，而功率IC芯片的衬底侧 背对所述多层电路层压板，其中功率IC芯片的器件侧上的接触点布线到 所述多层电路层压板的外围。